Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
HMC vs HBM mi připomíná intelův přešlap s Rambusem a DDR :-)
A pak že se historie neopakuje. :-P
ani ne, paměti v Xeonu Phi může Intel měnit dle libosti, stejně jako se to děje v grafických kartách. Pokud Micron nabídl HMC s dobrými parametry za slušné ceny, tak proč je nepoužít?
Spis nabidl tech spominanych par vlastnosti pro serverovy segment, IMO slusna cena tam nebude ani nahodou....
protoze prekopat pametove rozhrani cipu znamena prakticky navrhnout cip znova .... a je to nechutne drahe
"připomíná intelův přešlap s Rambusem" prial by si si to ze..)) ale nestane sa to. fakt niekto musi byt naozaj na tom zle ked tak nenavidi intel))) a asi dokaze len to... este ze mame aj sikovnejsich ludi. :-)
Jsem pouhý (prakticky nezúčastněný) pozorovatel, který sleduje historické paralely a baví se tím. Naopak mi Intel osobně nijak nevadí (ostatně na intelech stavím 95% všech PC), ale vždy uvítám konkurenci, která srazí ceny. Tvé projekce sebe sama do motivů jednání jiných lidí ukazují, že by ses měl nechat vyšetřit psychiatrem.
"Prezentace Micronu nicméně pokračovala v poměrně arogantním duchu, společnost ji postavila na kritice konkurenční HBM, kterou nazývala „špatnou kopií HMC“."
Pánové v Micronu zřejmě nečetli Worse is Better. Ani si nevšimli výše zmíněného osudu Rambusu, nebo IA64.
Asi tak.. navic:
"Cílem DDR5 je zdvojnásobení datové propustnosti oproti DDR4"
Wut ? srsly ? budeme honit blbe GB/s zatimco slona v mistnosti (latence), ktery uz jaksi prerostl ve stado slonu, usilovne ignorujeme dal ? trapne...
Víte určitě, že latence rostou? Pokud vím, tak rostou pouze opticky, tzn. číslo za CL sice roste, reálné latence v ns jsou +- stejné.
A z toho plyne, že ony "nárůsty výkonu" u pamětí platí pouze ve velmi specifických případech.
Integrovaná grafika je schopná využít klidně i 4x násobek přenosové rychlosti DDR4.
A právě proto je iterování klasického konceptu DDR zjevně nesmyslné (zvláště, když si člověk uvědomí, že ten "random" přístup, kvůli kterému ty paměti kdysi vznikly zase o tolik rychlejší není), pro aplikaci grafické paměti jsou (před)určeny "širokorozchodné" HBM.
"reálné latence v ns jsou +- stejné"
Mate pravdu - a to je prave ten problem. Z hlediska realneho casu latence stagnuji. Z hlediska CPU naopak narostli uplne brutalne - CPU bezne ceka >100 *svych* cyklu na data z pameti...
BTW tady je to hezky videt : https://en.wikipedia.org/wiki/CAS_latency
Sloupec "First word" te tabulky je realny cas ktery CPU ceka na prvnich 8 bajtu.
mel jsem za to ze latence se odviji od frekvence... cili na prvni pohled horsi casovani zachranuje vyssi frekvence - nebo se pletu?
Latence se odvíjí od frekvence A časování... Dívat se na to můžeš i tak, že vysokou frekvenci kurví vysoké časování.
u pamětí to tak je (opravdu výkonné paměti pak "umí" vysoké frekvence s nižšími latencemi). V principu, pokud dosáhneš stavu, že z paměti jsi schopen odebírat data "postupně a ve správném pořadí", budeš mít v DDR5 skvělý update. Problém je v tom, že RAM (Random Access Memory) je primárně a v drtivé většině používána opravdu jako "random", tj. latence ti tu skvělou rychlost negativně vykompenzují. I proto u běžných PC není prakticky znát, zda je RAM typu DDR2 nebo 3, zda má 800MHz nebo 1600MHz. Jediný viditelný rozdíl je u APU, kde lze dosáhnout souvislejší přenosy logických bloků a kde se projeví vyšší frekvence.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.