Diit.cz - Novinky a informace o hardware, software a internetu

AMD prezentuje Zen 3 jako Zen 2 s jednotnou L3 cache

O Zen 3 se mluvilo jako o největší architektonickém kroku od uvedení původního Zenu. Více čipletů, výrazný nárůst IPC, podpora DDR5/PCIe 5, rozšířené SMT. Z prezentace AMD však Zen 3 působí skromněji…

Na Zen 3 se doposud nahlíželo jakožto na generaci, která sice nepřijde na zcela novém výrobním procesu, jen na vylepšeném 7nm s využitím EUV (7nm+) a která ani nezvýší počet procesorových jader. Očekávaly se ale významné architektonické změny (nárůst IPC s rozšířením SMT), centrální čiplet vybavený vrstvenou (3D) pamětí nebo příprava na nové standardy (DDR5 nebo PCIe 5.0), které by mohly být k dispozici alespoň v serverovém segmentu. Obojí je totiž věcí centrálního čipletu, který může být vyvíjen nezávisle na procesorových čipletech.

Dva slajdy z prezentace AMD, které pustil do světa web Tom'sHardware, ale na žádné velké změny neukazují. Naopak, Zen 3 prezentují jako minimalistický krok oproti Zen 2. Sice větší než Zen+ oproti Zen 2, ale rozhodně méně ambiciózní než mezi Zen(+) a Zen 2. Je sice pravdou, že slajdy prezentují Zen 3 z pohledu základní serverové platformy Milan, na druhou stranu právě v serverech se očekávané změny měly odehrávat.

Reálně však byly zmíněny jen dva rozdíly: Jednak již oficiálně známé vylepšení výrobního procesu (to bylo zmíněno v průvodním komentáři, slajd uvádí prostě „7nm“ bez upřesnění) a jednak unifikaci L3 cache v rámci jednotlivých čipletů. Doposud byl čiplet (nebo modul) vybaven dvěma bloky CCX, každým o čtyřech procesorových jádrech s vlastní 16MB L3 cache. Zen 3 má v rámci čipletu namísto dvou oddělených 16MB L3 cache doplnit jeden 32MB oddíl. Krom této změny, která může zefektivnit nakládání s L3 cache, schéma připouští, že by L3 mohla mít kapacitu i vyšší než 32 MB. Těžko říct, zda to máme chápat tak, že AMD ještě není rozhodnutá, zda L3 cache bude 32MB nebo větší, případně zda chystá dvě varianty čipletů - jednu se 32MB cache a druhou s větší (než 32MB) cache.

Možnost implementace podpory DDR5 nebo PCIe 5.0 je de facto vyloučena schématem, které uvádí použití téhož centrálního čipletu jako u stávajícího Zen 2 / Rome a co se týče rozšíření SMT, to vypadá podobně - roadmapa uvádí 64 jader se dvěma vlákny na jádro.

Zen 3 prozatím vypadá jako konzervativnější generace - tedy alespoň za předpokladu, že tato prezentace nemá za cíl opět ukolébat konkurenci. S ohledem na poměrně kategorická tvrzení není příliš pravděpodobné. Je však možné, že některé z výraznějších změn připadnou až na generaci Zen 4, která má být vyráběna na novém výrobním procesu, který díky výraznému zvýšení denzity umožní citelnější navýšení rozpočtu tranzistorů.

Tagy: 
Zdroje: 

Diskuse ke článku AMD prezentuje Zen 3 jako Zen 2 s jednotnou L3 cache

Čtvrtek, 10 Říjen 2019 - 18:37 | DRK | V "reálném socializmu" to tak rozhodně...
Čtvrtek, 10 Říjen 2019 - 11:03 | DRK | Jestli nebude problém i v tom "According to...
Středa, 9 Říjen 2019 - 19:14 | 6xALU Apple A13 | "According to SPEC benchmarks, the Vortex...
Středa, 9 Říjen 2019 - 13:59 | DRK | "Korelace neimplikuje kauzalitu!" Tohle...
Středa, 9 Říjen 2019 - 13:50 | Mali | Jen poukazuji na tve retardovane mysleni, ze kdyz...
Úterý, 8 Říjen 2019 - 10:16 | 6xALU Apple A13 | To bylo na Palomina. Ty máš docela podobný názor...
Úterý, 8 Říjen 2019 - 10:02 | 6xALU Apple A13 | Tak nám ukaž tu konferenci kde nějaký inženýr...
Pondělí, 7 Říjen 2019 - 22:56 | Sinuhet | Důvodem existence firmy, přinejmenším v ČR, je...
Pondělí, 7 Říjen 2019 - 22:48 | Sinuhet | Jak to souvisí s mým komentářem? Myslíte si, že...
Pondělí, 7 Říjen 2019 - 19:17 | roob | ale isteze rozdiel je! Ak ma niekto databazu, do...

Zobrazit diskusi