Za pár týdnů tomu budou dva roky, co AMD oznámila záměr sjednotit klíčové prvky grafické architektury RDNA a výpočetní CDNA do takové míry, aby nebylo nutné každý software optimalizovat dvakrát - jednou pro jednu architekturu a podruhé pro druhou. Vice-prezident Jack Huynh tehdy naznačil, že potíže dělá mimo jiné odlišná struktura cache, v jejímž důsledku optimalizace pro jednu architekturu způsobí, že na druhé zátěž přestane fungovat optimálně.

Sjednocené výpočetní jádro

Za ty dva roky skutečně můžeme pozorovat dvě zásadní změny, ke kterým došlo zejména při přechodu k architekturám CDNA 5 (akcelerátory Instinct) a RDNA 5 (Radeony). První okruh změn se týká struktury výpočetního jádra, které se lišilo v důsledku toho, že výpočetní architektura CDNA vzešla z GCN, kde základní prvky nechala při starém, zatímco RDNA přišla s novějším výpočetním jádrem. CDNA 5 jako první z celé řady CDNA přešla z výpočetního jádra typu GCN na typ RDNA. Podrobněji jsme se tomu věnovali zde:

• Architektura GCN po 15 letech končí, CDNA 5 již vychází z RDNA

Sjednocená struktura cache

U cache je situace trochu odlišná. Nedá se říct, že by AMD upřednostnila přístup GCN nebo RDNA a ten pak implementovala všude. Přišla změna, která u CDNA i RDNA nahrazuje jejich dosavadní řešení novým. Připomeňme, že AMD před lety přišla s Infinity Cache, velkou L3 (kterou přidala za klasickou a již existující L2). Infinity Cache vzešla z L3 cache procesorů Epyc, kterou AMD v první generaci optimalizovala, zhustila a v dalších generacích zrychlovala.

Optimalizace pokračovaly a nyní to vypadá, že se AMD podařilo dosáhnout parametrů, při kterých může tuto strukturu využívat jako L2 cache. Namísto dosavadní malé L2 a velké L3 (Infinity Cache) tedy na CDNA 5 i RDNA 5 používá velkou L2 cache, která je rychlostí bližší původní L2 cache, ale kapacitou Infinity Cache.

CDNA 5 / Instinct MI455X cache (AMD @HotChips)

Konkrétně Instinct MI455X je vybaven L2 cache o celkové kapacitě 192 MB (předchozí generace měla 32 MB cache rozdělené po 4MB blocích a celkovou 256MB L3 / Infinity Cache). Datová propustnost nové L2 cache je vyšší o 50 % na blok cache oproti L3 / Infinity Cache. L2 je rozdělena na dva bloky (2× 96 MB, 2× 27 TB/s), takže celková propustnost cache poslední úrovně stoupla z 18 TB/s na 54 TB/s. To mimochodem znamená, že přesun dat z cache je více než 2,3× rychlejší než přesun dat z HBM4, kde je propustnost 23,3 TB/s - tedy vyšší než u minulé generace do Infinity Cache). Rozhraní mezi cache poslední úrovně a výpočetním jádrem nově dosahuje až 4× vyšší datové propustnosti oproti předchozí generaci.

CDNA 5 / Instinct MI455X diagram (AMD @HotChips)

Podobné změny (tedy náhrada malé L2 a velké L3 společnou větší L2 cache) se očekávají i u grafické architektury RDNA 5 a bude použita ve všech segmentech, tedy v samostatných grafických kartách i RDNA 5 grafických čipletech pro APU a herní konzole.