Lisa Su navštívila Tchaj-wan, připravuje výrobu Zen 7 na 1,4 nm
Zdroj: MLID
Po roce o prvních zprávách o výrobě Zen 7 na A14 procesu TSMC a vydání v roce 2028 přichází nezávislé zdroje, které to potvrzují. CEO AMD Lisa Su navštívila firmy, které výrob Zen 7 zajistí…
Zatímco 7nm proces (Zen 2) využila AMD prakticky okamžitě poté, co byl dostupný (díky čemuž se tehdy stala největším odběratelem 7nm waferů TSMC), s dalšími generacemi byla konzervativnější. Zen 3 zůstal na 7nm procesu (nevyužil ani 6nm, tedy EUV), Zen 4 počkal, až bude výtěžnost 5nm procesu vysoká a Zen 5 zůstal na 4nm technologii, což je jen mírně vyladěný 5nm proces.
Po konzervativnějších letech společnost opět přidává plyn. Již Zen 6, jehož velkoobjemová výroba nedávno začala, využívá proces N2P (2nm), čímž AMD v desktopu fakticky přeskakuje 3nm technologii. Zen 7 půjde ještě dál, vynechá procesy jako N2X nebo A16 a přejde rovnou na A14 (1,4nm proces) a to hned v jeho začátcích.
Informace o Zen 7 na A14 procesu, zahájení testovací výroby v roce 2027, velkokapacitní výroby nejpozději v prvním pololetí 2028 a dostupnosti v roce 2028, přinesl již před rokem (prakticky přesně) YouTube kanál MLID. Navzdory tomu, že se zdály být příliš optimistické a přistupovali jsme k nim opatrně, je nyní téměř do puntíku potvrdily Commercial Times.
V minulém týdnu totiž CEO AMD Lisa Su navštívila Tchaj-wan, kde osobně jednala s vedení firem, které se mají na výrobě Zen 7 podílet. Od těchto zdrojů přišly informace, že AMD použije A14 proces, v roce 2027 zahájí testovací výrobu v TSMC Fab 25 P1 (Taichung), v roce 2028 (nejspíš obligátně kolem konce jara) rozběhne velkoobjemovou výrobu a ještě v roce 2028 (počítáme se druhým pololetím) pošle Zen 7 na trh.
Powertech FOPLP (panel místo waferu)
Krom klasických cílů se Su zastavila ve společnosti Powertech, která se zabývá pouzdřením čipů. AMD uvažuje o případném využití jejího procesu FOPLP (Fan-Out Panel-Level Packaging), který by doplnil arzenál pouzdřících technologií CoWoS, InFO a SoIC.
FOPLP se cenově a možnostmi jeví především jako alternativa k technologii InFO. Obojí jsou cenově dostupná řešení pro přímé spojování křemíku (bez nutnosti řešení spojů přes PCB pouzdra). Rozdíl spočívá v tom, že na rozdíl od InFO nevyužívá pouzdření FOPLP kulatý wafer, ale čtvercový panel. Jde tedy o podobný rozdíl jako mezi CoWoS a CoPoS:
Panel je nejen větší, ale také co do plochy efektivněji využitelný. Po zvládnutí technologie jsou náklady mírně vyšší a možné výrobní objemy citelně vyšší. Pravděpodobně bude záležet na tom, jak se v příštím roce bude pouzdřící technologie FOPLP u Powertechu vyvíjet.
Větší L3 cache, větší V-cache
Zen 7 bude v základu využívat 16jádrové čiplety s podporou V-cache. Podle Commercial Times má čiplet osazený V-cache dosahovat až 224 MB L3 cache, což může znamenat 64MB nativní L3 + 160MB V-cache. Těžko říct, zda 160 MB neodpovídá oné experimentální dvouvrstvé V-cache a standardem nebude spíš poloviční (80MB) kapacita, tzn. 144 MB pro čiplet s V-cache v základu.
Různé
Podle loňských informací cílí serverový 288jádrový Zen 7 250 % nad Zen 5 (192 jader). Zen 6 (256 jader) pak cílí 170 % nad Zen 5. Z čehož vyplývá, že serverový Zen 7 přinese 147 % výkonu Zen 6. 12,5 % jde na počet jader navíc, téměř 20 % má jít na vrub vyššího IPC. Zbývajících 9 % jsou logicky vyšší takty. V segmentu nejvýkonnějších serverových procesorů plánuje AMD odstranit L3 cache z čipletu a přesunou jí zcela na úroveň V-cache, která tedy v tomto segmentu přestane být volitelná (pokud má procesor mít L3 cache, musí mít V-cache). Tím dojde k ušetření drahého 1,4nm křemíku (na tom zůstanou jen jádra a L1/2 cache), neboť V-cache je tvořena podstatně levnější technologií a tenčí vrstvou.
Zdroje:
