SRAM jako řešení datové propustnosti i energetické stránky

Když AMD připravovala architekturu RDNA 2, stála před několika možnostmi. Největší GPU Navi 21 by snadno mohlo dostat 384bit sběrnici a zvýšit tím datovou propustnost o 50 %. Jenže krom křemíku pro komplexnější řadič a rozhraní (sběrnici) by bylo potřeba také o 50 % více paměťových čipů, přičemž již 16GB kapacita byla tehdy pro high-end více než dostačující. AMD namísto řešení, které by prodražilo GPU i paměti zvolila řešení, které prodražilo GPU, ale paměti nikoli a navíc přineslo navýšení energetické efektivity: 128 MB SRAM (L3 / Infinity Cache).

SRAM procesů TSMC přestala škálovat

Jenže od doby 7nm procesu TSMC se situace vyvíjí neutěšeně. Nové procesy TSMC sice zmenšují logiku, ale nezmenšují cache (SRAM). Respektive s 5nm / 4nm generací ještě trochu zmenšují, ale s 3nm již nikoli. Nejde přitom o nějakou nativní vlastnost křemíku, nebo cokoli podobného - jde o strategické rozhodnutí TSMC jakožto autora výrobních procesů. Důvody jsou docela prosté. Vývoj každého dalšího procesu stojí vyšší a vyšší úsilí i finance a posun je menší než u předchozího. Aby TSMC udržela tempo, při kterém budou nové procesy pro její zákazníky zajímavé, vrhla své inženýry na škálování logiky, zatímco škálování SRAM upozadila. Důvod je prostý: S nástupcem čipletů / dlaždic mohou zákazníci SRAM přesouvat do samostatných kousků křemíku a řešit situaci touto cestou, zatímco logika, která je zodpovědná za výkon (takty) a energetickou stránku, se takto příliš řešit nedá.

Odraz strategie TSMC ve vývoji grafických čipů

Trend na straně výrobních procesů se odráží i na podobě grafických čipů. Zatímco RDNA 2 (Radeon RX 6900 XT) si na 7nm procesu pro výkon dané úrovně mohla dopřát štědrých 128 MB SRAM přímo v jádře, s RDNA 3 (Radeon RX 7000) už AMD musela koncept adaptovat. Pro řešení o srovnatelném výkonu (Radeon RX 7800 XT) již použila rychlejší cache, díky čemuž si mohla dovolit nižší kapacitu (64 MB SRAM), kterou navíc oddělila do samostatných čipletů.

Další generace, RDNA 4 (Radeon RX 9070 XT) dále cache vylepšila a především nasadila komplexnější kompresní algoritmy, takže pro výkonnostní úroveň Radeonu RX 7900 XTX (96 MB SRAM) stačilo 64 MB SRAM, které už nebylo potřeba oddělovat do samostatného čipletu. Mezi RDNA 2 a RDNA 4 se tedy efektivita výkonu na MB SRAM zhruba ztrojnásobil (kapacita na jednotku výkonu s RDNA 3 klesla o 50 % a s RDNA 4 ještě o 33 %).

RDNA 5 - aneb s 3nm procesem TSMC to jinak nejde

Zatímco 4nm proces ještě určité drobné škálování SRAM nabízel, 3nm už je na bodu mrazu. Problém je především v tom, že nové procesory jsou na wafer (tedy na jednotku plochy) dražší. Což znamená, že když 64MB SRAM na 4nm procesu bude stát třeba N dolarů, tatáž 64MB SRAM na 3nm procesu bude stát třeba N*1,3 nebo N*1,5 dolarů, zkrátka bude dražší.

Asi málokdo je příznivcem toho, aby za totéž (např. tentýž výkon) bezdůvodně platil více než před dvěma lety. Tento trend si bohužel plně užíváme v důsledku cca pětinásobného zdražení pamětí, z čímž ovšem nic neuděláme. Nejspíš se ale shodneme, že nepotřebujeme, aby něco podobného nastalo i v segmentu čipů.

AMD proto při vývoji RDNA 5 strhla volant a namísto řešení datové propustnosti a energetické stránky vysokou kapacitou SRAM (cache) se rozhodla situaci řešit tím, co škáluje: logikou. Byť již RDNA 4 dosahuje vyšší efektivity na datovou propustnost (poměr reálného výkonu na GB/s je výrazně vyšší než u konkurence), s RDNA 5 ještě sešlápla plyn s kompresními algoritmy (logika) a tak vlastně od prvních zmínek o této architektuře slýcháme především o nových kompresních algoritmech a cestách ke snižování objemu přesouvaných dat.

• AMD přichází s DGFS, druhou generací geometrické komprese

Zatímco SRAM snižuje přístupy GPU do paměti tím, že rozličná data se udrží na úrovni GPU déle, komprimovaná data zaberou méně prostoru i v SRAM a ještě mají vyšší šanci se déle udržet v cache vyšší úrovně, takže i přesuny dat na úrovni čipu klesají.

Již víme, že největší GPU AT0 má disponovat 64MB L2 cache a AT2 jen 24MB L2 cache, zatímco jeho výkon bude vyšší než u stávajícího Radeonu RX 9070 XT. To však nebude jediný rozdíl. S předchozími generacemi, kdy byla cache součástí monolitického GPU (např. Radeon RX 6900 XT, Radeon RX 7600 XT, Radeon RX 9070 XT ap.) vždy platilo, že všechny modely postavené na stejném GPU měly stejnou kapacitu cache a to i u ořezaných modelů. Důvodem bylo řešení výtěžnosti tím způsobem, že cache (SRAM) je osazeno více než je potřeba pro dosažení specifikované kapacity, takže části cache s výrobními defekty lze vypnout a výsledná kapacita bude stále stačit na plnou hodnotu.

Proslýchá se, že s RDNA 5 to bude jinak. AMD nebude tak štědrá s rezervní SRAM „navíc“, takže GPU AT2, které bude v plné konfiguraci nabízet 24MB L2 cache, možná bude existovat i v konfiguraci s nižší, např. 18MB, kapacitou. Rezerva bude nejspíš nastavená tak, aby vystačila např. polovině až dvěma třetinám vyrobených čipů, přičemž při vyšším počtu defektů, které zasáhnou oblast cache, už nebude stačit a nějaké procento čipů půjde na trh s částečně deaktivovanou cache.

Závěrem lze říct, že zatímco se 3nm generací bude nejspíš SRAM jako šafránu - prostě proto, že mezigeneračně výrazně (vlastně nejvíc) podraží - do budoucna lze počítat s určitým zlepšením. U 2nm a následných procesů se TSMC opět zaměřila i na škálování SRAM, nicméně takové posuny, jaké byly obvyklé dříve, nelze ani zdaleka čekat. Znamená to ale, že vývoj v tomto směru neskončil a tlak na snižování kapacity nebude sílit.

Vydání produktů vybavených architekturou RDNA 5 se očekává ve druhém pololetí 2027. Některé zdroje naznačují již třetí kvartál, ale při současném marastu na trhu s pamětmi nemusí žádné rozhodnutí vydržet v platnosti dlouho.