Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
6nm proces používá 7-8 (?) EUV vrstev, 5nm cca 11-13, 3nm údajně 19-20. Do toho double patterning, "omezený" výkon laserů. Výroba se tedy prodlužuje. S nástupem GAA u 2 nm naroste i doba verifikace/testování.
Myslím, že 6nm má maximálně 5 EUV vrstev.
>Výroba se tedy prodlužuje. S nástupem GAA u 2 nm naroste i doba
>verifikace/testování.
Prečo? Pred EUV trvala výroba cca 40 dní a testovanie trvalo 90 dní pre desktop a 180 dní pre server CPU od AMD. Teraz to bude niečo strašné a len teraz AMD certifikuje packaging desktopovej a notebookovej Zen5-ky, či vyzerá nejak neskoro
3nm wafer TSMC bude stát přes $20 000, doba výroby se prodlužuje
19. 10. 2021
Doposud obvyklá doba výroby křemíkového čipu tak naroste o další 2-3 měsíce.
https://diit.cz/clanek/3nm-wafer-tsmc-bude-stat-pres-20-000-doba-vyroby-...
AMD partner, China-based packaging leader Tongfu Micro reported Q1 2023 results
Misha Lu, DIGITIMES Asia, Taipei
Thursday 27 April 2023
first-quarter 2023 results, seeing a revenue of CNY4.64 billion (US$670 million), up 3.11% YoY. Net profit was CNY4.55 million, down 97.24% YoY.
A crucial partner of AMD, which contributes to approximately 80% of Tonfgu's orders,
In early April, the company indicated that it has successfully developed the relevant packaging capabilities for AMD's Zen 5 microarchitecture, with the production process undergoing validation.
https://www.digitimes.com/news/a20230427VL203/amd-china-osat-tongfu.html
přehled nových technologií TSMC
https://www.techpowerup.com/307842/tsmc-showcases-new-technology-develop...
to moc není pozitivní výhled pouze 1,5 roku dopředu, s tím, že možná v roce 2025 budou 2nm pro apple, ono obecně je vidět že se přešlapuje na místě a každej skok bolí víc a víc
Intel 20A (2nm) je v grafoch narysovany a naplanovany uz na 2024. Kde nestiha TSMC tam nastupi Intel. Co nestihnu vyvojari, to dohoni marketing. Vyvojar bude sice lamentovat ze ten proces je na urovni TSMC 5nm, ale BFU bude spokojny.
Intel bude stěží schopný dodat do konce roku na trh Meteor Lake postavený na procesu Intel 4 (7nm). Pochybuju, že další rok bude stačit, aby dodával (mass production) další čipy na ještě pokročilejším procesu.
I kdyby k tomu použil to "nelegální" know-how koupené od IBM (už jen proto, aby věděl co nedělat), velmi pochybuji, že čipy na 20A procesu uvidíme dřív než v H2-2025
https://www.anandtech.com/show/18832/tsmc-outlines-2nm-plans-n2p-brings-...
TSMC Outlines 2nm Plans: N2P Brings Backside Power Delivery in 2026, N2X Added To Roadmap
Je to tak že na highNA EUV se pořád čeká?
Všetke Hig EUVL stroje išli do USA, toto vybavila USA armada v nizozemsku, azia ma pristup len ku EUV.
Len čo s toho ked Intel ma problem s maskami, aj ked techiku ma ale vyrobiť masku pre 2nm litografiu bez skusenosti zaberie roky.
Neviem či som si to dobre zapamatal ale EUV ma 11nm luč a vykon cca 50W
a EUVL 9nm luč a vykon 250-500W
Preto intel sa už chvalil že pride s 20-18-12A (2nm, 1,8nm, 1,2nm)
Lenže narazil na problem s maskami, je ina vec vyrobiť masku pre 10nm proces a ina pre 2nm :D
Myslim si že už 2025 sa EUVL stroje začnu dovažať aj do Azie, len dufajme že do vtedy sa tam nepoperou o Taiwan :D
Právě to si myslím: nevidíme do toho, jak USA limitují highNA systémy pro TSMC s ohledem na hrozící geopolitické riziko. Bylo by fakt blbý, kdyby Číňani vedle know-how z průmyslové špionáže a přetahování mozků získali i fyzické stroje. Od Číny schopné vyrábět sub-5nm EUV "jako párky na běžícím pásu" je jen kamenem dohodit k čipům pro ruský vojenský komplex. I s ohledem na to, jaký vývoj se v těch zemích děje v oblasti AI to nebýt dobré.
https://www.anandtech.com/show/18833/tsmc-details-3nm-evolution-n3e-on-s...
TSMC's vanilla N3 node features up to 25 EUV layers, with TSMC using EUV double-patterning on some of them to make for higher logic and SRAM transistor density than N5
The majority of TSMC's clients interested in N3E node, which according to TSMC is on schedule and achieving their performance targets. N3E uses up to 19 EUV layers and does not rely on EUV double patterning at all, reducing its complexity and costs. The trade-off is that N3E offers lower logic density than N3, and it has the same SRAM cell size as TSMC's N5 node
Following N3E, with N3P, which will build on N3E by offering improved transistor characteristics. The refined process node will allow chip designers to either increase performance by 5% at the same leakage or reduce power by 5% ~ 10% at the same clocks.
N3P node will also increase transistor density by 4% for a 'mixed' chip design, which TSMC defines as a chip consisting of 50% logic, 30% SRAM, and 20% analog circuits.
intel uz urcite finisuje s jedo 1nm procesem :D
Mimochodem, psalo se tady někde o tomto, nebo jsem to jen přehlédl? https://www.guru3d.com/news-story/overheating-concerns-for-amd-ryzen-700...
Přehlédl.
https://diit.cz/clanek/vyrobci-desek-zapomneli-upravit-napeti-expo-profi...
Nepřehlédl, oni píšou, že se to týká i normálních bez V-cache.
"Both standard Ryzen 7000 and the more recent Ryzen 7000X3D chips are impacted by the issue"
Už to probublalo i do některých českých webů ..
https://www.svethardware.cz/amd-vydalo-stanovisko-k-palicim-se-ryzenum-7...
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.