![](/sites/default/files/tmp/carousel-63/images/bigstock-comfortable-soft-bed-in-room-68499358_0.jpg%3Fitok=cmZ831EX&c=ecfb3e300d955937b519f72f173c6c47 "Satén versus "satén" aneb jak nenaletět při nákupu povlečení šmejdům")
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Bude možné připojit 5 zobrazovadel (2xUSB-C + 3x cokoliv jiného)? Obrázek to naznačuje.
To je otazné, stávající Picasso umí tuším max tři monitory, nehledě na použitá rozhranní. Dovedu si představit, že to bude podobné u Renoiru, ale třeba se pletu, většina desek má stejně maximálně tři výstupy, takže to asi ani nepůjde v desktopu vytáhnout ven.
Zaujalo mě těch dvacet linek, čekal jsem spíš šestnáct, to je docela pěkné.
Ako sa delia linky ak je obsadený PCIe x1, alebo x4 slot? Ide to z chipsetu a teda sa to delí medzi sloty vrátane druhého M.2 slotu? Čiže 2x PCIe x1 a 2 x M.2 SSD = druhý SSD bude mať 1 linku? A tie 4 linky naviac = nedeaktivovanie SATA rozhrania ak je na doske 2x NVMe SSD?
Pět rozhraní neznamená, že je tam i pět display pipelines. Rozhraní může být víc, aby jádro mohlo podporovat připojení jak displeje v notebooku (možná i dvou), tak displejů pro desktop (HDMI, DP).
Třeba bude ten samý křemík i pro AMD Ryzen Embedded ;-)
V podstatě to vychází z obrázku, který jsem linkoval asi před týdnem (jen převrácen ve svislé ose):
https://i.redd.it/67x32hyfca451.jpg
jehož rozčlenění bylo ale hodně nedokonalé.
V tom stávajícím vidím na první pohled drobné nesrovnalosti:
a) Do obou "Display PHY" {orámováno zeleně} v rámci bloku "2x USB 10G PHY (+ display support)" {orámováno fialově} vpravo nahoře patří ještě i kousek - patrně buffer, vlevo (viz 3 "Display PHY" {orámováno zeleně} vpravo dole).
b) Blok "2x USB 10G PHY" {orámováno fialově} u horního okraje je shodný s horní částí bloku "2x USB 10G PHY (+ display support)" {orámováno fialově}, což je v pořádku, ale také se nápadně shoduje s blokem "2x PCI-E/SATA/10Gig" {orámováno oranžově}, ale prakticky vůbec s blokem "4x USB 2.0 PHY (Mixed with 10G)" {orámováno azurovou}... navíc v rámci CPU o žádných linkách USB 2.0 nebyla nikdy řeč.
Osobně si tedy myslím, že blok "4x USB 2.0 PHY (Mixed with 10G)" {orámováno azurovou} je ve skutečnosti SATA (možná ještě s něčím) a blok "2x PCI-E/SATA/10Gig" {orámováno oranžově} je ve skutečnosti USB 10G PHY.
PS: Ten popis je hodně komplikovaný, ale kdo bude mít zájem, jistě ho rozlouskne...
"... navíc v rámci CPU o žádných linkách USB 2.0 nebyla nikdy řeč"
což je dosti nepřesné, takže správně má být
"... navíc rozhraní USB 2.0 by mělo být součástí USB 3.1 (tedy USB 10G PHY)"
8 grafika, 4 čipset, 4 NVMe, 4 USB-C Thernet 6xALU a zbytek, co se řeší. Žádnejch 16 se nekoná.
Neumis pocitat, cipset ma specializovane linky samostatne, stejne tak USB a nejake dalsi veci. Je to tam nakreslene. U ostatnich Ryzenu je to stejne.
Rasterizer a ROP jsou stejné jako u Vega.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.