Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
"Teda, to muselo dát příšernou práci. Přitom taková blbost, co?"
Soustředění se na výkon architektury je přínosné pro všechny - tohle je skutečně užitečné (dobrý poměr cena navíc/výkon navíc) jen pro menšinu i z toho přirozeně menšinového highendu.
Je to užitečné pro hráče. A podle hlasité menšiny nejde hrát dnešní hry aniž byste měl aspoň 200k superduper PC.
Je to užitečné pro budget Workstationy. Kde lidi nemají peníze pro Threadripper a dělají práci kde je třeba hodně L3 Cashe. (Ale neznám žádný konkrétní příklad)
Je to užitečné pro AMD marketing. Těch 15-20% v grafu který můžou použít pro reklamní účely.
Některé ryzeny 5800x jsou ze dvou čipletů. Takže i high-mainstream se dostane k vyššímu výkonu.
V podstatě to není nějaká blbost pro menšinu menšin, ale něco co fakt dost lidí využije.
A. Ono si trba uvedomiť, že
AMD se pustila do vlastního FPGA, představí ho ještě letos
10. 10. 2016
https://diit.cz/clanek/amd-magnum-fpga
s obrázkom
https://diit.cz/sites/default/files/amd_fpga_hbm.png
A minimum od plánu po prvý produkt 5 rokov a 2 mesiace
Teda pre stacked memory v CPU 10.12.2021, ak to uniklo v prvý deň plánovania.
A aj to FPGA
AMD's Acquisition of Xilinx Reportedly Moves Forward with Chinese Regulators
July 06, 2021
Welcome to Phase Two
SAMR's process involves up to three review periods: Phase One lasts 30 days, Phase Two lasts 60 days, and Phase Three lasts 90 days. The regulator decides at the end of each phase if it's ready to make a decision or if it will move on to the next phase.
https://www.tomshardware.com/news/amds-acquisition-of-xilinx-reportedly-...
Ak by sa nešlo do fázy 3, tak dostane AMD posledné potrebné povolenie na spojenie s Xilinx-om pred 6.9.2021
>Lze očekávat, že zvýšení kapacity a datové propustnosti (latence se oproti současné L3 cache
>nijak podstatně nezmění
Ak nie je latencia L3 cache spôsobená radičom, tak AMD tvrdí presný opak
https://www.youtube.com/watch?v=Uh3WobaaP70&t=208s
Srovnávám latenci oproti současné L3 cache, nikoli latenci oproti datům v RAM.
Áno len oni na tom videu ukazujú, že časť latencie spôsobená dĺžkou vodičov, ak je L3 cache vedľa jadier na tom istom čipe a ak je v inej vrstve toho istého čipu. A ma im vyšlo, že táto zložka je pre V.cache 1/1000 cache vedľa jedier. Problém je, že to nie je jediná zložka latencie cache
Nějak nechápu, co je předmětem diskuze a proč vůbec při hodnocení latence zohledňovat faktor, o kterém víme, že má zcela nepodstatný vliv.
A nebude ta paměť spíše vícebránová, než že by měla tak široké rozhraní?
Alebo či tam nebude CPU HBM2E GPU Tym padom by AMD vyriešilo konkurenciu (Nvidiu) aj težarov naraz :D
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.