Strix Halo bude v nabídce AMD první čipletové APU a zároveň nejvýkonnější APU, které AMD na bázi architektury Zen 5 nabídne. Chystá se na začátek příštího roku a tvořit ho budou (až) dva osmijádrové 4nm Zen 5 čiplety a nejspíš 5nm centrální čiplet s integrovanou grafikou. Úplně jasno nicméně není, ale k tomu se ještě vrátíme.

YouTube kanál MLID zveřejnil slajd, který AMD v loňském roce poskytla partnerům - výrobcům notebooků, aby měli hrubou představu, co se chystá a mohli své plány sladit s nabídkou AMD. Dozvídáme se, že budou existovat čtyři základní řady APU:

• 40 CU (2560 stream-procesorů) + 8 / 12 / 16 jader Zen 5 (výkon GPU ~GeForce RTX 4070)
• 32 CU (2048 stream-procesorů) + 8 / 12 jader Zen 5 (~GeForce RTX 3070)
• 24 nebo 32 nízko taktovaných CU (1536-2048 SP) + 6 / 8 jader Zen 5 (~GeForce RTX 4050)
• 20 CU (1280 stream-procesorů) + 6 / 8 jader Zen 5 (~GeForce RTX 3050)

Uvedená úroveň výkonu GPU se samozřejmě týká mobilních úsporných variant (tedy nejspíš Max-Q verzí či podobných), už s ohledem na cílový segment. Dále stojí za pozornost, že na rozdíl od prvních tří modelů je čtvrtý vybaven jen 128bit sběrnicí, což znamená nároky na prostor pro paměti na úrovni běžných APU. Ve všech případech to s ohledem na uvedenou datovou propustnost vypadá na použití LPDDR5X-8533.

Segmentace APU Strix Halo (MLID)

Tato tabulka je nicméně rok stará a nelze vyloučit, že AMD mohla segmentaci mírně upravit (výtěžnost, vývoj poptávky v jednotlivých cenových segmentech ap.).

Při pohledu na specifikace je zřejmé, že nižší modely budou vybavené jen jedním procesorovým čipletem. Zda bude centrální čiplet existovat v jedné variantě, která pokryje všechny modely, nebo vznikne větší a menší verze, zatím není známo.

S tím se nabízí další otázky o čipletové struktuře, na něž zatím není odpověď. Hypoteticky jsou možné dvě varianty: AMD může Strix Halo koncipovat podobně jako desktopové čipletové procesory, kdy na samotném pouzdru sedí dva procesorové čiplety a jeden centrální, jen s tím rozdílem, že centrální ponese podstatně výkonnější grafiku a navíc velkou (32MB) cache poslední úrovně (tzv. MALL / SLC). Velké GPU, velká cache a široká 256bit sběrnice by nicméně znamenala poměrně velký centrální čiplet.

Teoreticky proto nelze vyloučit, že AMD mohla uvažovat i jinak: Namísto čipletů umístěných na substrátu, by mohlo dojít na aktivní podložku (interposer), na němž by funkční čiplety seděly. Samotná 32MB cache i řadič pamětí s 256bit sběrnicí by mohly být integrované v této podložce. Ta by zároveň mohla být vyráběna na starším (tudíž levnějším) procesu, takže centrální čiplet nesoucí GPU by mohl být 4nm a podložka s cache a sběrnicí 6nm. To by samozřejmě bylo v některých ohledech dražší a v jiných levnější.

Která z obou kombinací je celkově výhodnější, ukáže až finální podoba APU. Varianta s podložkou by vyžadovala jinou verzi procesorových čipletů - takových, které jsou připravené ke spojení křemík / křemík. Ty by ale nejspíš nebylo nutné vyvíjet samostatně jen pro toto APU. V generaci Zen 4 je totiž AMD již má, používá je v rámci výpočetního APU Instinct MI300A. Pokud tedy chystá výpočetní APU i s jádry Zen 5, pak je připraví beztak a Strix Halo by využil již hotový návrh.