O připravovaných Celeronech se 64bitovým rozšířením EM64T jsme již napsali nemálo. Poslední zpráva dokonce hovořila o tom, že by tyto Celerony měly mít 512 kB L2 cache. Z tiskové konference Intelu však vyplývá, že tomu tak nebude (alespoň zatím). Důležitý je pak zejména snímek z přednášky, který vidíte vpravo. Z něj se dá vše podstatné vyčíst.

Zachována zůstane 533MHz sběrnice, zmíněných 256 kB L2 cache, počítat můžeme s XD technologií (eXecute Disable bit pro podchycení virů založených na přetečení bufferu) a nově tedy i s EM64T. Velikost jádra bude 112 mm² a počet tranzistorů kolem 125 miliónů. Tabulka z počátku tohoto měsíce s jejich předpokládanými modelovými čísly a frekvencemi by tedy měla být zatím platná i v oblasti L2 cache (otazník zatím visí jen nad modely 350 a 351). Objevit by se měly někdy kolem poloviny tohoto roku.