Copyright © 1998-2025 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2025 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Děkuji za pěknou tabulku.
Zaznělo tu že pod 7nm SRAM špatně škáluje.
Přesto se jí podařilo zmenšit z 0,027 μ² na 0,021 μ²
A to při přechodu z N6 na N5.
Mooreho zákon stále funguje.
Na čem se vyrábí CPU v mobilu Samsung S25?
Údajný takt 4,47GHz je neuvěřitelný.
Pro nás mileniály. Po downgrade u intelu máme stolní CPU na 5,7GHz. Takto blízko mobili nikdy nebyli.
>> Zaznělo tu že pod 7nm SRAM špatně škáluje.
>> Přesto se jí podařilo zmenšit z 0,027 μ² na 0,021 μ²
>> A to při přechodu z N6 na N5.
N4C má údajně přinést i zmenšení těchto prvků
SRAM se špatně škáluje asi kvůli spoustě adresních linek, samotná paměť jsou bistabilní klopné obvody, není důvod, proč ty by se nedaly zmenšovat.
Horší je DRAM, tam jsou paměťovým prvkem kapacitory čili kondenzátory a ty se IMHO zmenšují hůř - a ty paměťové linky jsou tam taky a k tomu refrešovací obvody.
A proto jsou DRAM tradičně mezi prvními věcmi na novém procesu.
PS: někdy si přečtěte kolik prvků je použito pro 1 bit SRAM. Nebo si rovnou najděte srovnání velikosti SRAM a DRAM.
A na to přišli kde? DRAM se aktuálně dělá na 1x nm procesech (tuším aktuálně 10nm)
N3 ma 0.0199 µm², 33.55 Mb/mm² a skaluje o 5.5%.
N2 s GAA ma 0.0175 µm², 38 Mb/mm² a skaluje o 13.3%.
https://www.tomshardware.com/tech-industry/sram-scaling-isnt-dead-after-...
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.