Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
jo, 96jadrovej zen4, to je fakt nejlepsi prilezitost intelu prevzit s 60jadrovym sapphirem vykonostni vedeni.. ((:
https://adoredtv.com/wp-content/uploads/2021/06/image-6-1024x561.png
AMD přidává 32C, Intel přidává 4C... Sranda no :-)
Hlavne, ak je tam obrovská rezerva
keď 96 core = 360W
takže SP5, v prípade potreby, umožní 164 C / 328 T Zen4 a len Boh vie koľko Zen4c jadier.
11. 4. 2022
Socket SP5 pro generaci Genoa bude podporovat DDR5-5200 (další generace procesorů určené do tohoto socketu zvládnou DDR5-5600 až 6000 a poté DDR5-6000 až 6400, podle konfigurace základní desky). Napájení SP5 bude dimenzované na až 700 wattů (současná generace SP3 podporuje až 440 wattů, procesory však mají TDP maximálně 280 wattů).
https://diit.cz/clanek/sp5-vyfocen-socket-ktery-zvladne-96-jader-12-kana...
Ešte doriešiť UI Stack, pridať FPGA a CNDA based FPGA pre SP5
https://www.nextplatform.com/2022/07/08/now-comes-the-hard-part-amd-soft...
Ale AMD přece používá nějaké pofiderní a podřadné slepence, kdežto Intel používá... Teda jinak, sice taky slepence, ale určitě lepší a výkonnější a vyspělejší a vůbec prostě nej.
Otázkou zůstává, jestli by stejnou parádu neudělalo 64 jader na 5,5W.
tenhle fail se snazi prosadit intel a moc mu to nejde..
3GHz na jádro při 64 jádrech dá stejný výkon jako 96 při 2GHz. To zase není taková divočina. Intel to počítá na 56 :-)
jenze zavislost spotreby na taktech je exponencialni.. a 2ghz nejsou realnej takt ale zakladni takt..
>jenze zavislost spotreby na taktech je exponencialni
čisto teoreticky je to kubická závislosť
P= n C U^2 f
a CMOS pracuje stabilne pri U=k f
teda
P = n k^2 C f^3
kde n je počet aktívnych tranzistorov je +/- konštanta
k je konštanta úmernosti,
C je parazitná kapacita, tá je konštantou pri danej výrobnej technológii a +/- rovnakom návrhu
f je pracovná frekvencia
Mě se to zdá moc přísné. To by pak 1 MHz procesor a 2 MHz procesor byl rozdíl 8x ve spotřebě.
Ale máte pravdu asi by to nevyšlo na TDP. Protože 8 jader na 3,4GHz chce 65W (5700X).
K saturaci 8-channel DDR4 u Epyc Rome/Milan bylo zapotrebi aspon ctyrech chipletu (modely ze dvou chipletu napr. 7262, 7282) byly deklarovany jako quad-channel RAM (umoznovaly osazeni 8-channel, ale asi z nej nebyly schopny plne profitovat). Jak je tomu u Epyc Genoa? Vzhledem k rustu rychlosti pameti (5200 versus 3200) patrne tlak na pocet chipletu(jejich IF) pro saturaci RAM asi zustane. Vi se zda funkcnost 12-channel RAM bude vyhrazena pouze nejosazenejsim Genoam s 12(8) chiplety? Pokud ano, pak by to asi znamenalo moznost vyuzit v CPU i spravne chybnych IO die, ktere maji jen nejnutnejsi pocet funkcnich pametovych radicu (napr. 8)?
To by v tom byl bordel. AMD deklarovalo plnou konektivitu i pro nejméně jaderné modely. IO die má být snad 6nm což je derivát 7nm a má vysokou výtěžnost. Takže ani není důvod při tý marži.
Jelikož je řadič paměti v centrálním chipletu, je konektivita vždy plná. Ale pokud je k tomu centrálnímu chipletu připojeno 8 nebo 4 CPU chiplety, je to dost rozdíl. Při testování propustnosti se to snadno ukáže.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.