Nie meniť ale pridávať.

Dovolím si úvahu, ktorá nemusí byť správna..

RDPID, má už Intel a v podstate umožňuje lepšie plánovať úlohy pre OS- vhodné pre veľa jadier a na rozlíšenie, či ide o CCX alebo iné usporiadanie. A aj, aby sa zabránilo zneužiteľnosti Spectre 2a a 3a, ktorými AMD nie je postihnuté.
https://hjlebbink.github.io/x86doc/html/RDPID.html

WBNOINVD is used for writing back all modified cache lines from the processor's internal cache back to the main system memory while not invalidating/flushing the internal caches.
https://www.phoronix.com/scan.php?page=news_item&px=Icelake-WBNOINVD-PCO...

Keď sa to dobre použije tak sa to dá použiť ako umelo pridaná inštrukcia logikou CPU pri potvrdení, že vetva v špekulatívnom režime bola správna.. Ak sa totiž v prípade neprávnej predikcie vloží to isté ,ale s vynechním slova not v "while not invalidating/flushing the internal caches", tak vlastne nemá útočnik ako zistiť , čo to boli za dáta, ktoré hľadal, teda ak navyše všetky stránky, ktoré sa čítajú
v špekulatívnom režime sa označia ako modified..

CLWB
Writes back to memory the cache line (if modified) that contains the linear address specified with the memory operand from any level of the cache hierarchy in the cache coherence domain. The line may be retained in the cache hierarchy in non-modified state. Retaining the line in the cache hierarchy is a performance optimization (treated as a hint by hardware) to reduce the possibility of cache miss on a subsequent access. Hardware may choose to retain the line at any of the levels in the cache hierarchy, and in some cases, may invalidate the line from the cache hierarchy. The source operand is a byte memory location.
https://www.felixcloutier.com/x86/CLWB.html

Toto je v podstate podobné, ako predchádzajúca, len s postupným zápisom.

V podstate, ak sa to použije, ako som napísal, o rýchlejšiu náhradu IBRS a IBPB, lebo tým sa vynúti zmena dát v RAM, a tá sa pri nesprávnej špekulácii opraví/vráti späť.

> proc by se mely instrukce menit?

Instrukce se nemeni, maximalne se muzou zmenit jejich latence/propustnost. Jinak se muzou se jen pridavat. Kdybys totiz nejakou zmenil, tak existujici software ti zacne delat blbosti. Vim o jednom pripade zmeny instrukce (BTW u intelu), a samozrejme dusledek byl ze software zacal delat blbosti. K obrane Intelu musim rict, ze Intel vyslovne nespecifikoval tu vlastnost, kterou zmenil, takze chyba byla na strane vyvojaru, kteri predpokladali ze je ta vlastnost vytesana do kamene.

Jinak jsou ty zmeny ciste spekulace. Nekteri ocekavaji AVX512, IMO to AMD momentalne nema zapotrebi - v serverech je lepsi nez Intel vyrobnimi naklady, poctem PCIe linek i pametovymi kanaly. Neni lepsi s kazdym softwarem, ale najde si spoustu zakazniku, stejne jako TR. AVX512 je tuna kremiku a penez na vyvoj - IMO spis zalezitost Zen 3/4.

Osobne predpokladam, ze hlavne vylepsi latence a propustnost instrukci, zvlast u AVX/AVX2. To samo o sobe by mohlo stacit na prumerne zlepseni IPC o tech 10-15%.

Tak jestli o nekom tvrdi, ze je AMDfil, tak o nem by se dalo v klidu prohlasit, ze je AMDmagor :))
A ze se tady pravidelne takovy objevuji, kteri za vsim vidi spiklenectvi AMD fanousku...

Pokud by uvedení mělo znamenat reálnou dostupnost, tak nejbližší možný termín bych viděl tři měsíce po slavnostním prohlášení TSMC, že 7nm produkce opustila rizikovou výrobu a běží na plné obrátky. Tu událost jsem zatím nepostřehl.