Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
... se museli hodně zapotit, než to vymysleli, aby se z toho takhle blbě vylhali...
... už jsem se bál, že řeknou, že karta 3.gen půjde zasunout do slotu...
děkuji za článek pro pobavení. Ještě jste měli někde dát link na ten článek o závislosti počtu linek na výkon současných grafik, aby bylo ještě více vidět jak je celá tahle "záležitost" nesmyslná
Mno ... pořád si říkám, jestli je lepší PCIe ×8 Gen3, nebo PCIe ×16 Gen2, nebo je to prašť jak uhoď. Z hlediska datové propustnosti by to mělo být plus mínus stejné, otázkou budou latence, ty bych na PCIe Gen3 čekal nižší, ovšem další otázkou je, jaký to má v praxi smysl.
Takže když budu mít dvě karty, pojede to 8x/8x. A s patřičným procesorem s PCIE3 mi druhou vypnou. Nebo v lepším případě nechají obě na PCIE2. No neberte to.
Proč by nešlo do prvního slotu 8x3 přímo a do druhého 8x2 přes switch? Neumí to řadič v procesoru?
Taky si to tak predstavuji - napr. switche od PLX jsou plne konfigurovatelne - mate urcity pocet lanes a priradite je do portu po 1/2/4/8/12/16. To same zrejme umoznuje root complex v procesoru, byt ne v tolika portech (prevazne jen 2-4).
Neměl by být problém poslat do jednoho slotu ×8 Gen3 a do druhého ×8 Gen2 (stejně jako dnes není problém poslat do jednoho ×8 Gen2 a do druhého ×8 Gen1). Ale nejde udělat jeden ×16 slot, kde půlka linek bude Gen3 a druhá Gen2 ;). Tak jsem to myslel.
Jediné kde to má smysl řešit je PCIe 1x a tam je to vždy zmršeno :-) Proč se tady o tom tolika píše?
Ta první věta je geniální, aneb jak to říct a zároveň neříct.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.