Nejsem odborník ale co brání rozdělit MLC čip na několik zón a každou obsluhovat na tom samém čipu přidaným switchem ? Propustnost se zvýší tolikrát kolik bude zón. Možností jak stripovat data je celá řada, paralelně na úrovni bit-byte-word...až po x kB bloky, seriově to samé pomocí další úrovně switchů. Vznikne strom kde každá větvička dodává výkon větvím a ty se spojují v kmen, navenek se tohle tváří jako jedna velice rychlá paměť.
+1
0
-1
Je komentář přínosný?
Wooo (neověřeno) https://diit.cz
30. 5. 2008 - 10:47https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskuseNejsem odborník ale co brání rozdělit MLC čip na několik zón a každou obsluhovat na tom samém čipu přidaným switchem ? Propustnost se zvýší tolikrát kolik bude zón. Možností jak stripovat data je celá řada, paralelně na úrovni bit-byte-word...až po x kB bloky, seriově to samé pomocí další úrovně switchů. Vznikne strom kde každá větvička dodává výkon větvím a ty se spojují v kmen, navenek se tohle tváří jako jedna velice rychlá paměť.https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskuse#comment-415172
+
Wooo: Problém je v tom, že toto se již dělá a dělá se to i u SLC.
+1
0
-1
Je komentář přínosný?
Damel https://diit.cz/profil/damel
30. 5. 2008 - 11:09https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskuseWooo: Problém je v tom, že toto se již dělá a dělá se to i u SLC.https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskuse#comment-415177
+
Wooo: A nejde donekonecna zvysovat mnozstvi obsluznych obvodu, protoze by tam uz nezbylo misto pro pamet samotnou. Musi se najit nejakej kompromis...
+1
0
-1
Je komentář přínosný?
qee https://diit.cz/profil/qee
30. 5. 2008 - 11:38https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskuseWooo: A nejde donekonecna zvysovat mnozstvi obsluznych obvodu, protoze by tam uz nezbylo misto pro pamet samotnou. Musi se najit nejakej kompromis...https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskuse#comment-415186
+
No ja som to skor pochopil tak ze pri mame jednu bunku a pri jednom je mozne do tejto bunky ulozit iba dva stavy nieco ako 1 a 0 a pri druhom sposobe stavov viac co sice zvysuje kapacitu na pouzitu bunku ale zaroven potrebuje narocnejsiu a presnejsiu techniku za zapis a citanie a teda aj pomalejsiu.
+1
0
-1
Je komentář přínosný?
b (neověřeno) https://diit.cz
30. 5. 2008 - 11:39https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskuseNo ja som to skor pochopil tak ze pri mame jednu bunku a pri jednom je mozne do tejto bunky ulozit iba dva stavy nieco ako 1 a 0 a pri druhom sposobe stavov viac co sice zvysuje kapacitu na pouzitu bunku ale zaroven potrebuje narocnejsiu a presnejsiu techniku za zapis a citanie a teda aj pomalejsiu.https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskuse#comment-415187
+
Jistě, ale nevypadá že by tato metoda byla využívání ve své maximální kompromisu nedporující míře. Kolik switchů obsahují SSD dnes ? jednu úroveň v čipu řadiče slučující výkon jednotlivých paměťových čipů na destičce a dál nic ?
+1
0
-1
Je komentář přínosný?
Wooo (neověřeno) https://diit.cz
30. 5. 2008 - 12:24https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskuseJistě, ale nevypadá že by tato metoda byla využívání ve své maximální kompromisu nedporující míře. Kolik switchů obsahují SSD dnes ? jednu úroveň v čipu řadiče slučující výkon jednotlivých paměťových čipů na destičce a dál nic ?https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskuse#comment-415213
+
Wooo: Zapis. Pokud rozdelis jeden sektor na nekolik cipu, zvetsis tim velikost minimalni mazatelne oblasti potrebne pro prepsani toho sektoru.
+1
0
-1
Je komentář přínosný?
hkmaly (neověřeno) https://diit.cz
30. 5. 2008 - 13:11https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskuseWooo: Zapis. Pokud rozdelis jeden sektor na nekolik cipu, zvetsis tim velikost minimalni mazatelne oblasti potrebne pro prepsani toho sektoru.https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskuse#comment-415252
+
hkmaly & Wooo: Mazani po blocich jde klidne i po jednotlivych bunkach (1 - ci dva bity), ovsem vyzaduje vice tranzistoru a spoju, takze je drazsi pri danne kapacite, viz pameti EEPROM, take je to o neco pomalejsi, ovsem primarni duvod mazani po blocich je cena za dannou kapacitu. To same plati i pro viceradicova reseni, zase je cena pri danne kapacite vyssi a vyhoda je jen vyssi rychlost. Problem je predevsim v tom, ze dnes se hledi prevazne na cenu, rychlost je vetsinou podruzna, pokud by dnes 1TB SSD stal tolik, co 1TB WD GP, tak se urcite uz davno vyrobci predhaneji v rychlosti, za stavajici situace se predhaneji spise v kapacite (aby ten 1TB vubec byli schopni vyrobit) a cene !
+1
0
-1
Je komentář přínosný?
RaStr https://diit.cz/profil/rastr
30. 5. 2008 - 16:54https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskusehkmaly & Wooo: Mazani po blocich jde klidne i po jednotlivych bunkach (1 - ci dva bity), ovsem vyzaduje vice tranzistoru a spoju, takze je drazsi pri danne kapacite, viz pameti EEPROM, take je to o neco pomalejsi, ovsem primarni duvod mazani po blocich je cena za dannou kapacitu. To same plati i pro viceradicova reseni, zase je cena pri danne kapacite vyssi a vyhoda je jen vyssi rychlost. Problem je predevsim v tom, ze dnes se hledi prevazne na cenu, rychlost je vetsinou podruzna, pokud by dnes 1TB SSD stal tolik, co 1TB WD GP, tak se urcite uz davno vyrobci predhaneji v rychlosti, za stavajici situace se predhaneji spise v kapacite (aby ten 1TB vubec byli schopni vyrobit) a cene !https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskuse#comment-415309
+
No to je všechno dost zvláštní když uvážím že cenu stanovuje PRÁVĚ výrobce. Podíl hrubých nákladů je u velkoseriových polovodičů kolik ? 5% z ceny ?
+1
0
-1
Je komentář přínosný?
Wooo (neověřeno) https://diit.cz
2. 6. 2008 - 15:06https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskuseNo to je všechno dost zvláštní když uvážím že cenu stanovuje PRÁVĚ výrobce. Podíl hrubých nákladů je u velkoseriových polovodičů kolik ? 5% z ceny ?https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskuse#comment-415632
+
2 Woo: ty by tedy meli ti vyrobci velkou radost, kdyby naklady byly 5%. Ve skutecnosti byva kolem 5% tak leda zisk a ne naopak ! Samozrejme zalezi na tom jak u ceho, neco jineho bude treba nejnadupanejsi INTEL XEON MP a neco jneho bude DDR2 512kbit 800MHz cip.
+1
0
-1
Je komentář přínosný?
RaStr https://diit.cz/profil/rastr
3. 6. 2008 - 09:32https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskuse2 Woo: ty by tedy meli ti vyrobci velkou radost, kdyby naklady byly 5%. Ve skutecnosti byva kolem 5% tak leda zisk a ne naopak ! Samozrejme zalezi na tom jak u ceho, neco jineho bude treba nejnadupanejsi INTEL XEON MP a neco jneho bude DDR2 512kbit 800MHz cip.
https://diit.cz/clanek/intel-a-micron-dodavaji-nejmensi-32gbitove-nand-cipy/diskuse#comment-415744
+
Nejsem odborník ale co brání rozdělit MLC čip na několik zón a každou obsluhovat na tom samém čipu přidaným switchem ? Propustnost se zvýší tolikrát kolik bude zón. Možností jak stripovat data je celá řada, paralelně na úrovni bit-byte-word...až po x kB bloky, seriově to samé pomocí další úrovně switchů. Vznikne strom kde každá větvička dodává výkon větvím a ty se spojují v kmen, navenek se tohle tváří jako jedna velice rychlá paměť.
Wooo: Problém je v tom, že toto se již dělá a dělá se to i u SLC.
Wooo: A nejde donekonecna zvysovat mnozstvi obsluznych obvodu, protoze by tam uz nezbylo misto pro pamet samotnou. Musi se najit nejakej kompromis...
No ja som to skor pochopil tak ze pri mame jednu bunku a pri jednom je mozne do tejto bunky ulozit iba dva stavy nieco ako 1 a 0 a pri druhom sposobe stavov viac co sice zvysuje kapacitu na pouzitu bunku ale zaroven potrebuje narocnejsiu a presnejsiu techniku za zapis a citanie a teda aj pomalejsiu.
Jistě, ale nevypadá že by tato metoda byla využívání ve své maximální kompromisu nedporující míře. Kolik switchů obsahují SSD dnes ? jednu úroveň v čipu řadiče slučující výkon jednotlivých paměťových čipů na destičce a dál nic ?
Wooo: Zapis. Pokud rozdelis jeden sektor na nekolik cipu, zvetsis tim velikost minimalni mazatelne oblasti potrebne pro prepsani toho sektoru.
hkmaly & Wooo: Mazani po blocich jde klidne i po jednotlivych bunkach (1 - ci dva bity), ovsem vyzaduje vice tranzistoru a spoju, takze je drazsi pri danne kapacite, viz pameti EEPROM, take je to o neco pomalejsi, ovsem primarni duvod mazani po blocich je cena za dannou kapacitu. To same plati i pro viceradicova reseni, zase je cena pri danne kapacite vyssi a vyhoda je jen vyssi rychlost. Problem je predevsim v tom, ze dnes se hledi prevazne na cenu, rychlost je vetsinou podruzna, pokud by dnes 1TB SSD stal tolik, co 1TB WD GP, tak se urcite uz davno vyrobci predhaneji v rychlosti, za stavajici situace se predhaneji spise v kapacite (aby ten 1TB vubec byli schopni vyrobit) a cene !
No to je všechno dost zvláštní když uvážím že cenu stanovuje PRÁVĚ výrobce. Podíl hrubých nákladů je u velkoseriových polovodičů kolik ? 5% z ceny ?
2 Woo: ty by tedy meli ti vyrobci velkou radost, kdyby naklady byly 5%. Ve skutecnosti byva kolem 5% tak leda zisk a ne naopak ! Samozrejme zalezi na tom jak u ceho, neco jineho bude treba nejnadupanejsi INTEL XEON MP a neco jneho bude DDR2 512kbit 800MHz cip.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.