Copyright © 1998-2025 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2025 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Pri jazykovom preklade z čínštiny ==> angličtiny ==> češtiny došlo k malej chybe vo význame slova „nelítostný“. V skutočnosti bude výkon ARL procesorov „politováníhodný“.
Váš Intel
Jj, on ten "malý nepřátelský" holub bude dost možná jenom "poštovní". Alespoň podle DeepL.
S DeepL je ten problém, že se překlady v čase mění. Ještě ráno to byl právě podle DeepL (shodně s Googlem) malý nepřátelský holub.
Tohle se mi líbí, kam se to za tu dobu dostalo, Když jsem tyhle zprávy kdysi psávával já a měl bych jen ty vyfocený slajdy, byl bych nahranej. Dneska na to namíříš mobil a máš to v češtině.
Ale stejně bych se k týhle práci nechtěl vrátit ani za kokot.
Jsa hetero také ne. A ani jinak ne. Nicméně ono se tyhle věci někdy hodí. Třeba když ti jistý skandinávský výrobce skandinávského nábytku dodá skládačku postele pouze polskou dodávkou s polskými závozníky a v krabici pouze s polským návodem. To pak Googlí překládání vyfocenejch návodů oceňuji.
Ale tentokrat uz naozaj ! A keby nie, tak nabude uz naozaj naozaj
Se stabilní vysokou cenou, úspornější na křemík a výkonný zdroj bude opravdu potřeba?
Kdyz ma zrat mene proc pote novy socket a pridani +40A?
Protoze intel je dnes lhar opravdove urovne!
Arrow Lake bude jako rozdil mezi Sandy Bridge a Ivy Bridge, +par % vykonu navic.
Jediné čemu veřím je že to byl malý nepřátelský holub.
:D
Spíš Sojka práskačka
nelítostný výkon... musí se Patovi nechat, že to tu ještě nebylo :-)
Někdo příčetný ještě může slibům intelu věřit?
Může. Jak říkal Václav Klaus, to se zákonem nikdy nedá zakázat.
Oprava:
Intel: Arrow Lake bude....možná
Aspoň se máme čemu smát.
A teraz prosím tú o Šípkovej Rúženke.
#kdoneveriattambezi
Výkon tak nelítostný, že odlitne heatspreader a Páťovi obě zpětná zrcátka
"Potvrzuje prodloužení záruky o dva roky u procesorů „i5K/KF“ a vyšších. Pokud aktualizace BIOSu nestabilitu nevyřeší, mají se majitelé boxových procesorů obrátit na Intel ..."
<= Nevím zda jde o nedopatření, nebo je to záměr, ale co majitelé boxovaných verzí non-K/F, kterých se ty problémy také mohou týkat? Ty intel hodil přes palubu?
To teprve přijde a Xeony taky, ale nemůžou přiznat vše najednou, už teď se chystají první žaloby.
neprijde, Pat rekl, ze no problem! Hlavne zadny negativismus! (to same tvrdili komanci)
A jak s AVX-512 resp. AVX10?
AVX-10 je uvažovaná sada u Intelu, zatím přece neexistuje. A horší je, že budou dvě varianty pro široká a úzká jádra. Oni to nemůžou vyřešit jako ARM s SVE, že programátor si zadá, co potřebuje spočítat a u HW na šířce jednotky nezáleží.
Kompilátor LLVM/Clang 20 začína vidieť podporu Intel AVX10.2
zdroj: https://www.phoronix.com/news/LLVM-Clang-20-Intel-AVX10.2#google_vignett
AVX10.2
Intel® Advanced Vector Extensions10.2
Architecture Specification
July, 2024
Revision 1.0
zdroj: https://cdrdv2.intel.com/v1/dl/getContent/828965
Tak za pár let to bude i v aplikacích. Nebo vývojáři tuto sadu odpískají a mezitím Intel vydá procesory s plnou instrukční sadou.
To už záleží na překladači. V zásadě je jedno, jestli se způsob výpočtu řeší v procesoru(HW) nebo v kódu(SW). Požívají se tři cesty - konzervativní (nepoužívám instrukce, které nejsou ve všech procesorech), selektivní (přeložím kód pro konkrétní procesor) nebo univerzální (v kódu je detekce procesoru a alternativní způsoby zpracování)
Jo ale pokud má být kód spuštěn na big.LITTLE CPU, přepínání kódu není ideální.
Nejsem teď schopen zjistit, jak má AVX10 fungovat, ale měl jsem ten dojem, že to Intel právě kvuli BigLittle architektuře zavádí a čekal bych, že to na těch menších jádrech poběží (512b) pomaleji, protože se to bude muset počítat na menších jednotkách, jako to třeba dělá nebo dělalo AMD.
Jak má AVX10 fungovat vím docela dobře. Z hlediska programátora to není nic magického, furt stejný ojeb :-/
Tím dotazem jsem myslel, zda někdo tuší, zda je Arrow Lake bude vůbec obsahovat.
Přístup ARM kdy na klidně 128 bit jednotku může programátor klidně poslat 2048 bit instrukce, je daleko lepší.
Ona to není žádná raketová věda. Dřív AMD vykonával 512bit výpočty 2 cykly, předtím AVX2 (256bit) 2 cykly na SSE jednotkách, no a v dávných dobách Zilog 8bit instrukce na 4bit ALU. Výhoda takových řešení je, že si to procesor řeší uvnitř mikrokódem a netečou instrukce po sběrnici a přes (dnes limitovaný) dekodér sem a tam a časem to bude uměr procesor za 1 cykl a v aplikacích se to hned projeví.
"Intel nechtěl konkrétněji hovořit o výkonu, ale bude prý „nelítostný“."
To psal někdo ze Severní Koreji? Chvilku to na mě působilo, jak vyjádření jejich vůdce.
Ne nebude.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.