Copyright © 1998-2026 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2026 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
V mobilech se tyto liché násobky nejspíš uchytí. Ale v desktopu se snad použije část sběrnice na ECC a budeme mít zase kulatých 256bit.
dnesne ECC maju dodatocnych +8bit takze su 72 bitove a nie 64bitove a tych 8 dodatocnych bitov je tam VZDY, VZDY VZDY extra navyse v ulohe dedikovanej pod(meta)kontrolnej vrstvy, su na to specialne/dodatocne vodice na tych 8 pinov (logicky), ako aj dalsi (DEVIATY) pamatovy DRAM cip na DIMM PCB, lebo ECC kotrola bezi v pamatovom radivci CPU a nie na DIMM module, ten je v tomto pasivny, akurat pamatova kapacita DEVIATEHO DRAM cipu sa nezapocitava efektivnej/cistej kapacity, lebo radic vie ze cely ten deviaty DRAM cip je adresny priestor pre ECC
LENZE: 8 oproti 64 je 1/8 a teda 12,5% .... a clanok pojednava o binarne polo-okruhlych zberniciach (t.j. VZDY presne v strede medzi 2^n) a teda bavime sa o +50% .... a +50% NIKTO NIKDY nepouzije na ECC
a zrejme sa nepouzije ani cast ... neviem si predstavit ze miesto 64/72 bit (64 bit efektivne data + 8bit ECC = 72 bit pre vsetky surove data) by sme mali 88/96 bit (88+8) alebo 80/96 bit (80+16), ved to je nonsens !
ake by boli potom capacity DRAM pamate pri efektivnej 80 alebo 88 bit zbernici? + navyse ked do toho este zamotujeme binarne polo-okruhla kapacity jednitlivych DRAM cipov, tak vychadzajuc z 24 GiB (25769803776 bajtov) DIMM modulu (s polo-okruhlymi kapacitami DRAM cipov) by sme mohli mat napr. PRESNE 30 GiB (miesto PRESNE 32 GiB) DIMM pri 80 bitovej zbernici, alebo PRESNE 33 GiB (miesto PRESNE 32 GiB) DIMM pri 88 bitovej zbernic ...
sialene mat PRESNE 30 GiB (32212254720 bajtov) a PRESNE 33 GiB (35433480192 bajtov) moduly miesto PRESNE 32 GiB modulov (34359738368 bajtov)
este divnejsie by to bolo ak by som si ako zaklad zobral PRESNE 16 GiB modul pri 64bit zbernici, tam by sme mali PRESNE 20 GiB modul pri 80bit zbernici a PRESNE 22 GiB modul pri 88 bit zbernici
Není ECC jako ECC.
9 chipů potřebuje poctivé ECC.
Ale ECC které kontroluje pouze data po cestě si vystačí s 8 chipy. Tak jak to má nyní DDR5.
256×1,125=288
288 je uvedeno v tabulce jako reálná šířka.
Pan Olšan (od konkurenčního webu) k DDR6 uvádí toto:
"Protože tato datová šířka je pro PC nezvyklá, je nejspíš použité stejné řešení jako u LPDDR6, kdy se z 24bitového subkanálu čte vždy dávkou, jejíž délka byla také zvýšena také o 50 % z 8 na 12 cyklů. Granularita čtení či zápisu je tak 288 bitů. Z toho bude 256 bitů pro data, což dává pěkných kulatých 32B, které už jsou pro architekturu PC standardem. Zbylých 32 bitů může být použito pro různá metadata včetně ochrany ECC. Doufejme, že to umožní u DDR6 konečně zavést ochranu dat v RAM jako standardní funkci."
https://pbs.twimg.com/media/G_bSBXCagAAlETs?format=jpg&name=large
Kde to ty Číňani vyhrabali?
RDNA 4 přišla na trh v roce 2025 v Radeon RX 9000.
Více než rok starý článek:
https://diit.cz/clanek/radeony-rx-9000-ceka-samostatna-akce-na-ces-se-ne...
Co se desktopového APU týče, tak architektura RDNA 3.5 narazila na limit rychlosti RAM. Nemá smysl vydávat RDNA 4 s DDR5. Čeká se na DDR6 / AM6.
Byl tady o tom článek:
https://diit.cz/clanek/nabidka-zen-5-apu-pro-desktop-am5-muze-obsahovat-...
intel má tak slabé iGPU že na žádný limit nenarazil.
Mobilní APU s pájenou RAM je na tom o trochu lépe. Ale jen o trochu. Na limity narazí docela rychle. Jak no-X píše:
"Připomeňme, že s generací Zen 6 plánuje AMD naplno rozjet čipletovou architekturu i v kontextu APU. Základem bude 3nm čiplet obsahující základní integrovanou grafiku, 4× Zen 6, 4× Zen 6c a 2× low-power Zen 5 či 6. K tomuto základu lze připojit buďto procesorový čiplet s 12× Zen 6 nebo grafický čiplet postavený na příští generaci grafické architektury."
Zdroj:
https://diit.cz/clanek/zen-5-apu-pro-desktop-am5-se-nejspis-blizi-vypada...
Co se týče iGPU, tak tam si AMD dává s novou architekturou načas. To je pravda. Ale jaksi to je zobrazovadlo. Jeho úkolem je za co nejmenší cenu přinést 2D obraz. Nová architektura potřebuje víc tranzistorů. Takže se pro tento účel nehodí. Obrázek od Číňanů to ukazuje zase blbě.
iGPU v letošních CPU jako je 9850X3D je RDNA 2.
Xe, xe... xexexe... :)
No minulostí no, spíše asi prozatím odstavena na vedlejší kolej... :)
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.