Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Ale však to ani zmysel dávať nemôže?
>Prvním čipem z generace Navi bude Navi 12.
AMD označuje Kódové meno XY, kde X- je generácia v rámci kódového mena (od 1) a Y -je poradové číslo vydania čipu danej generácie (od 0)..
Takže Navi 12 by musel byť 3. vydaný čip 1. generácie Navi...
Mám pocit, že to číslo na konci je pořadí v jakém byl chip vyvíjen ne vydán. Jestli navi 10 zrušili a navi 11 odložili tak klidně můžou vydat 12ctku. Nebo je navi 12 prcek a tak se stihl dokončit před 10/11ctkou..
Doufám, že to bude pod desítku. Pak bych už nahradil svou R9 Fury
no nevim vzhledem k tomu kolik nejspis bude stat polarisova RX 590 tak si myslim ze by to byla pecka kdyby se dostalo NAVI hluboko pod 10k
takze vypada zvlastne chapu ze priorita je pro ne ZEN >>> velky cip VEGA na 7nm pak mala NAVI pro "low-end" to vypada jako by pro herni trh planovali max 1x NAVI a pro profi bude mozna scalable vicecipova NAVI ? nebo to potahne az do dalsi generace VEGA ?
Vi se uz, zda v pripade pouziti platformy AMD Ryzen bude CPU s Navi komunikovat protokolem infinity fabric po existujicim PCI-E, jak to delaji procesory EPYC mezi sebou?
jako že na interposeru bude cpu i grafika, možná pokud něco takového amd vydá jako vlastní produkt.
Nie, super master sa pyta ci grafika s Navi cipom a CPU na Zen 2 architekture budu spolu komunikovat Infinity Fabric protokolom cez PCI-E zbernicu. Tak ako to teraz robia EPYCy v dvoch socketoch medzi sebou (cez 64 pci-e liniek) a dost mozno aj EPYC <-> Radeon Instinct kedze tie nove Vegy tiez maju Infinity Fabric.
museli by to udelat jako "kaby-G" a kdyz to slo pres EMIB proc by to neslo pres lepsi IF :)
jinak externi IF taky nebude problem ale nevidim zatim moc duvod ...ale nejake SoC reseni s oddelenymi cipy propojene pres IF by smysl davali ....uz jen kvuli chlazeni (uvidime co dalsi generace konzoli )
verim, ze prime propojeni pres IF by mohlo snizit latence a mozna celkove zjednodusit komunikaci CPU s RAM a GPU, ale netusim zda a jak moc by to muselo byt podporovano v SW
Ty dvě tlusté IF linky mají celkem zajímavý smysl pro přímé propojení více GPU, teoreticky by to mohlo řešit problém pomalé komunikace mezi GPU a teoreticky by se tak více GPU mohlo chovat z pohledu OS jako jedno GPU, což by byla opravdu velká změna a posunulo by to multiGPU systémy na novou úroveň.
Tak nějak předpokládám, že to bude skrze PCI-E 4.0 nebo 3.0.
Komunikaci skrze IF umí teď Vega20 a je to trochu jiný segment a spíš na komunikaci mezi více GPU.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.