Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Centralizace pametoveho radice a L4 nebo L3 cache je vazna radikalni zmena proti Epyc 1. Jsem docela zvedavy jak bude ve vysledku vypadat NUMA topologie Epyc 2. Vnitrni topologie IO chipletu asi nebude zadna lengrace a jsem zvedavy jestli ji schovaji pred OS a nebo bude viditelna v NUMA topologii CPU.
pokud to chapu dobre, tak v pripade centralizovaneho radice nepujde o NUMA, ale UMA, takze pred OS nebude co schovavat. samozrejme otakza je, tak to bude s l3 cache
Lebo Zen, Zen+ je niečo úplne iné ako Zen2
Peter Fodrek | před 2 dny
AMD sa zdá sa prekonáva
Estimated increase in instructions per cycle (IPC) is based on AMD internal testing for “Zen 2” across microbenchmarks, measured at 4.53 IPC for DKERN +RSA compared to prior “Zen 1” generation CPU (measured at 3.5 IPC for DKERN + RSA) using combined floating point and integer benchmarks.
https://www.amd.com/en/press-releases/2018-11-06-amd-takes-high-performa...
4,53/3,5=1,294
Hlavne je to prekopané
trvalo mi to dva dni, ale docvaklo mi to
>measured at 4.53 IPC for DKERN
>+RSA compared to prior “Zen 1”
>generation CPU (measured at 3.5 IPC
>for DKERN + RSA)
Zen mal síce 8 výpočtových pipeline. Address Generating Unit nepoč=itam za výpočtovú. 5 plánovačov/schedulerov, ale len štvorcestný dekóder.
https://en.m.wikipedia.org/wiki/Zen_(microarchitecture)#/media/File%3AZen_microarchitecture.svg
z
https://en.m.wikipedia.org/wiki/Zen_(microarchitecture)
Tým pádom IPC <= 4 Zen má 3,5
IPC=4,53 nikdy nebude so štvorcestným dekóderom, teda bude minimálne päťcestný...
Ja mám skôr pocit, že Zen a Zen2 boli paralelne vyvíjané alternatívy a Zen+ bol tuning Zen-u, Ak by mal Zen+ IPC o
14,3% vyšší ako Zen, tak by dosiahol limit
Zatím nemá cenu moc jásat nad tím, jak skvělý bude Zen 2. Stejně se nejspíš ukáže, že za nárůst IPC z valné části může přidaná velká L4 cache, která ale v desktop modelech nebude, takže reálný nárůst IPC bude s bídou pár procent, nic co by stálo za řeč.
To závisí od OS, kompilatora použitého na kompilaciu testu/OS a parametrov, ktoré sa mu dajú
Zajimave ze si nikdo nevzpomenul na deal AMD s GF - kterym se zavazuje odebirat X waferu. Tim, ze centralni chip lze vyrabet v GF tato smlouva bude naplnena a nebude potreba platit penale.
Pochybuji, že to by mohlo být rozhodujícím faktorem při upřednostnění 14nm procesu u GF před 12nm od té samé firmy.;)
Zde hraje rozdil cena. 12FDX je technologicky slozitejsi nez 14LPP proces a prakticky nic neprinasi, pokud nemate specialni pozadavky napr. na RF nebo potrebu velice nizke spotreby - u tohoto slepence s celkem 250W je totiz i rozdil 10 vs 20W u centralniho cipletu uplne jedno. Ty procesy se nelisi jen velikosti, FDX a LPP jsou dve ruzne/nezavisle rady.
"The keen observers among you will point out that a transition from 14nm to 12nm isn’t as dramatic as has been the occasion for the past several years. That’s because 12FDX isn’t succeeding Globalfoundries 14nm FinFET process, It’s replacing 22FDX. Succeeding 14nm FinFET will be 7nm FinFET, a node which the company expects to be fully operational by 2020."
https://wccftech.com/globalfoundries-begins-12nm-fdsoi-rollout-product-t...
Tady se ale nespekuluje o tom, proč nebyl využit 12FDX, ale proč nebyl využit 12nm FinFET. Použití FDX ani nikdo neočekával. Ani nemohl, první tape-out na 12FDX se čeká v roce 2019.
12nm FinFET je jako co za proces? Podle GF nic takoveho neexituje - viz https://www.globalfoundries.com/technology-solutions/cmos
Jestli se odkazujete na 12LP, tak "the GF 12LP employs the same 64nm M2 pitch as its 14LPP process" a podle me to zrusili protoze to prinaselo velice maly uzitek.
https://blog.globalfoundries.com/gfs-12lp-process-behind-covers/
zajimave pocteni ze tam opravdu bude minimalni zmena (mimo slibovaneho 15% zlepseni) z ostatnich materialu vypada ze 14/12 LPP nabizi jen pro automotive sektor a pro AMD ale pro ostatni maji jen 14nm
https://fuse.wikichip.org/news/1497/vlsi-2018-globalfoundries-12nm-leadi...
https://www.globalfoundries.com/news-events/press-releases/globalfoundri...
https://www.globalfoundries.com/news-events/press-releases/globalfoundri...
Zrušili proces, na kterém vyrábějí veškeré Ryzeny 2000 a Polaris 30?
https://diit.cz/sites/default/files/amd_12nm_announcement_03.jpg
12LP je 14LPP s tensima strukturama - ten 15% improvement over 16nm... 0.85*16 = ekvivalent 13.6 nm :) Nepochybne mensi spoje znamenaji mensi kapacity a mensi svod, takze to ma vliv jak na rychlost tak spotrebu, ale porad je to jen variace na 14nm proces - napr. vsechny metalicke vrstvy jsou stejne velike, takze prakticky prinos na rozmer cipu je nulovy.
A jak jsem psal - pokud nemusi v produktu honit spotrebu, tak ty tensi spoje nejsou potreba - coz jiste ma vliv i na yield. Coz je dulezity faktor, jelikoz se jedna o relativne velky kus kremiku.
Prirovnal bych tech 12nm k "OC" modelum nereferencnich grafik - dodavatel to negarantuje a je to na riziko zadavatele, zda lepsi vykon vyvazi zvysenou zmetkovitost.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.