Vždy se to váže ke konkrétní vyráběné struktuře. Standardní jsou SRAM o nějaké konkrétní kapacitě, obvyklé je i testování na nějakém jednoduchém ARM čipu. Tyto struktury mají zpravidla plochu v řádu desítek milimetrů čtverečních (v případě SRAM nízké desítky). U těchto testovacích struktur se ale nepočítá se samoopravovatelností, tzn. že stačí jeden defekt v SRAM a struktura se považuje za vadnou. U reálných produktů má zpravidla SRAM vyšší kapacitu, než jaká je potřebná, aby v případě defektu bylo možné část deaktivovat a nevyřadilo to celý čip.

Pokud by šlo o SRAM strukturu o ploše 20 mm², pak se při 300 mm waferu takových dá vyrobit asi 2760, takže >90% výtěžnost (TSMC) znamená zhruba 270 vadných kusů. Pokud bychom na procesu v tomto stavu vyráběli větší čip, řekněme 70mm² x86 čiplet, pak by výtěžnost dosahovala zhruba 70 % plně funkčních čipů (a něco z těch zbývajících 30 % by se dalo zachránit vypnutím vadných jader a samoopravitelnou cache).