Celá norma pro lowpower verzi se jmenuje JESD209-4 Low Power Double Data Rate 4 (LPDDR4). Dle JEDECu přinese výrazný růst taktů pamětí a současně efektivity do mobilních zařízení typu smartphonů, tabletů či ultratenkých notebooků. LPDDR4 totiž pracují s napětím pouze 1,1 V. Standard začíná na taktu DDR4-3200 a je nastaven až k dosažení DDR4-4266, tedy dvojnásobku LPDDR3.

Hlavní výhodou DDR4 je samozřejmě přechod od jednokanálové ke dvoukanálové architektuře, tedy šířce 2×16 bitů/die. Tato vlastnost umožnila ve svém výsledku snížení hodnoty napájecího napětí, protože signály putují po v součtu kratších trasách. Současně dvoukanálová architektura umožňuje spojení taktovací a adresové sběrnice do jednoho celku s datovou sběrnicí. Při přenosech mezi nimi je tak nižší zkreslení, díky čemuž LPDDR4 mohou dosahovat vyšších frekvencí.

Na LPDDR3 si JEDEC ověřil, že rozšíření rozhraní tak, aby zvládalo vyšší pracovní frekvence, výrazně zvyšuje spotřebu. Do LPDDR4 tak byla zabudována LVSTL (low-voltage swing-terminated logic), implementace logické části pro I/O signály pracující na nízkém napětí. Ta pracuje se signálovým napětím 367 nebo 440 mV, což je méně než polovina oproti LPDDR3. Tento systém dále snižuje spotřebu, a to při operacích s vysokou taktovací frekvencí. Dále si k tomu přidejme přerušení Vssq či inverzi datové sběrnice využívané proto, že energie potřebná k přerušení I/O signálu je nulová v případě hodnoty „0“. Jakkoli by se tedy mohlo zdát, že pokles napájecího napětí z 1,2 V u předchozí generace na současných 1,1 V je minimální až zanedbatelný, v součtu s novinkami v architektuře LPDDR4 to dává významnou úsporu, resp. možnost jít s takty výhledově velmi vysoko.

Jinak I/O část je uzpůsobena tak, aby dokázala běhat i na nízkých taktech s redukovaným napětím a standard umožňuje rychlé přepínání do tohoto režimu, takže zařízení pracující s LPDDR4 budou spoustu času trávit na velmi nízkých frekvencích paměťové části. LPDDR4 specifikuje dva tzv. frequency set points (FSP), které jsou kopii DRAM registrů a jsou využívány při přepínání mezi vysokou a nízkou frekvencí, kdy se mění mnohé operační parametry. Jak dodávají lidé z JEDECu, tohle je mimo jiné navrženo pro zákaznickou flexibilitu. Někteří výrobci mohou u zařízení preferovat přístup vykonat práci co nejrychleji a pak hned paměti zpomalit, jiní zase budou maximálně využívat běh na nízkém taktu. Uvidíme, jaký přístup v kterém segmentu převládne, ale třeba nositelná elektronika je jasným adeptem na uplatnění druhého principu.

První praktické uplatnění čekejme v příštím roce, ale již od loňska jsou známy samply LPDDR4 od různých výrobců (nahoře SK Hynix, na druhé fotografii 8Gbit Samsung).