AMD předvedla stabilní PCIe 6.0 rozhraní
Zdroj: Keysight
AMD ve spolupráci se společností Keysight předvedla, že má navržené PCIe 6.0 rozhraní dosahující stabilní přenosové rychlosti plných 64 GT/s…
V minulých dnech se sešlo několik akcí, jejichž data možná nebyla zvolena úplně optimálně - byla totiž zvolena poměrně natěsno, a tak některé události více nebo méně unikaly mediální pozornosti. Vzpomeňme třeba 2025 Symposium on VLSI Technology and Circuits (8.-12. června), ISC High Performance 2025 (10.-13. června), PCI-SIG Developers Conference 2025 (11.-12. června) a další. Vlastně ani těch dalších nebylo málo, namátkou Cisco Live! (8.-12. června), Devoxx (11.-13. června), VivaTech (11.-14. června), HIMSS (10.-12. června), London Tech Week (9.-13. června)… a to jsou opravdu jen ty, které se v době cca 10.-12. června překrývají, pak totiž navazují další. Minimálně ale první tři zmíněné jsou tématicky dost blízké, a tak se můžeme divit (víc s tím nenaděláme), že to vyšlo všechno takto zároveň, přes sebe.
PCI-SIG Developers Conference 2025, Asia-Pacific Tour (LinkedIn)
Tak jsme si trochu pobrečeli a nyní k věci. AMD na PCI-SIG Developers Conference 2025 ukázala systém vybavený rozhraním PCIe 6.0. Zatím to vypadá, že fotku zmíněného zařízení z této akce dosud nikdo neopublikoval, ale existuje několik vyjádření, že systém měl být k vidění. K této příležitosti vydala tiskovou zprávu mino jiné společnost Keysight, která na finálním testování PCIe 6.0 s AMD spolupracovala.
Keysight poskytla AMD přístup k potřebným nástrojům, mimo jiné Keysight 64 GBaud High Performance BERT a Keysight 59 GHz UXR-Series osciloskop (obojí na úvodním snímku) včetně předfinálních tetovacích nástrojů. Tyto nástroje umožňují AMD ladit a validovat PCIe 6.0 platformu s použitím neveřejného beta-kódu před tím, než budou dostupné standardní nástroje pro implementaci PCIe 6.0.
Dále Keysight potvrdila, že bylo na platformě dosaženo stabilní přenosové rychlostí 64 GT/s, což je plná rychlost vyžadovaná standardem PCIe 6.0.
Od AMD se očekává, že PCIe 6.0 zpřístupní na serverové platformě se socketem SP7 vydané s generací Epyc Venice postavené na jádrech Zen 6. Právě ta přináší i novou generaci IOD čipletů, poprvé rozdělenou mezi dva kusy křemíku a vyráběnou na 4nm procesu TSMC (původní záměr vyrábět IOD u Samsungu padl). Epyc Venice s jádry Zen 6 a podporou PCIe 6.0 bude komerčně dostupný do konce příštího roku (2026).
Zdroje:
