Apple A17 se svým o 50% vyšším IPC a revolučními 2048-bit SVE2 vektory si tohle dá k snídani :-D revoluce už nejde zastavit, za chvíli bude ARM i v toaletním papíru .-)

teď vážně, je zřejmé že Intel hledá cesty jak navýšit IPC svých CPU , nicméně moc bych si od toho nesliboval, velká cache navíc bude zbytečně zvyšovat plochu křemíku. Spíš jsem zvědavý na ty drby okolo "rentable units" i když to se Arrow Lake ještě netýká (Panther Lake M/ Nova Lake D), ale chybějící HT se do výkonu ArrL nejspíš promítne.

Myslím že by stálo za to přidat do článku připomenutí o tom jak škáluje zmenšování paměťových buněk s novějšími výrobními procesy. Myslím, že cache na tom se zmenšováním nebyla zrovna dobře. Aby pak z velké L2 nebyla spíš koule na noze. Osobně to považuji za "last resort" při zvyšování IPC. Poměr výkon/cena to nezlepší. Zvyšování L2 krásně mapuje zoufalost v Intelu.

Tak jestli on si v Intelu někdo neřekl, že když u AMD ty X3D procáky jsou díky velké cache o tolik lepšejší, tak u Intelu budou s ještě větší cache úpně nejlepšejší a tak tam tu cache perou, jak jen to jde. Jenom si třeba nevšimli, že AMD tu cache dává do druhého patra a že i tak respektuje jisté limity a nějaké testy, kolik cache stojí ještě za to si už udělala... :)

3MB L2 mám ve svém tři roky starém Ryzenu 5 4500U v noťasu. A ve svém dnes již historickém Ryzenu 5 3600XT taky. Hip, hip, Intééél!

Tak jestli se to týká jen P cores, tak zvednout cache u 2 jader není zase tak moc plochy. Ostatní jádra budou odrbaná :-)