6. 3. 2026 - 11:06https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuseDalší sračka co se musí fixovat v ovladači...https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuse#comment-1530836
+
To můžete zopakovat u všech "game ready" driverů. To je ten dnešní "vibe coding"
+1
+2
-1
Je komentář přínosný?
To můžete zopakovat u všech
Robin Seina https://diit.cz/profil/robin-seina
6. 3. 2026 - 12:37https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuseTo můžete zopakovat u všech "game ready" driverů. To je ten dnešní "vibe coding"https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuse#comment-1530853
+
Čekal bych že Ryzen 9 9900X složený s dvou CCD bude mít větší rezervy v rozložení zátěže než 9800X3D.
FPS to nepotvrzuje.
ALE latence se podařilo dostat z 11,8 na 8,7 ms.
Což je méně než 9800X3D před optimalizací.
Takže tudy vede cesta k odstranění problémů s dvěmi CCD. Škoda že to přišlo tak pozdě. ZEN 6 to vyřeší i bez optimalizací.
+1
+1
-1
Je komentář přínosný?
Čekal bych že Ryzen 9 9900X
waleed https://diit.cz/profil/vmunllyubs
6. 3. 2026 - 11:23https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuseČekal bych že Ryzen 9 9900X složený s dvou CCD bude mít větší rezervy v rozložení zátěže než 9800X3D.
FPS to nepotvrzuje.
ALE latence se podařilo dostat z 11,8 na 8,7 ms.
Což je méně než 9800X3D před optimalizací.
Takže tudy vede cesta k odstranění problémů s dvěmi CCD. Škoda že to přišlo tak pozdě. ZEN 6 to vyřeší i bez optimalizací. https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuse#comment-1530841
+
Pro Zen6 se ty optimalizace budou hodit u > 16 jader.
... a všech ostatních kombinací, kde je X + Y jader rozhozených po různých CCD nebo CCX.
+1
0
-1
Je komentář přínosný?
Pro Zen6 se ty optimalizace
melkor https://diit.cz/profil/valter-mayer
6. 3. 2026 - 12:26https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskusePro Zen6 se ty optimalizace budou hodit u > 16 jader.
... a všech ostatních kombinací, kde je X + Y jader rozhozených po různých CCD nebo CCX.https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuse#comment-1530852
+
6. 3. 2026 - 13:29https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuseNe.
Optimalizace pro Ryzen 9* nebude potřeba.
ZEN 6 chystá
"těsné spojení křemíkem s nižšími latencemi"
Viz
https://diit.cz/clanek/na-v-cache-se-zen-6-se-nic-nemeni-prime-spojeni-cipletu-pouziti-nekomplikuje
*bavíme se o 16, 20 a 24 core.
https://diit.cz/clanek/zen-6-pro-am5-bude-existovat-v-6-8-10-12-16-20-24jadrove-konfiguracihttps://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuse#comment-1530856
+
Každé CCD ale stále bude mít vlastní L3 cache, takže pokud bude jádro v jednom CCD vyžadovat data, která nejsou v jeho L3 cache, ale ve druhé se nacházejí, bude pro ně muset sáhnout do RAM. Tato situace sice bude méně pravděpodobná (více jader připojených k větší L3 cache) a penalizace bude nižší (menší latence mezi CCD a RAM), ale nezmizí.
Každé CCD ale stále bude mít vlastní L3 cache, takže pokud bude jádro v jednom CCD vyžadovat data, která nejsou v jeho L3 cache, ale ve druhé se nacházejí, bude pro ně muset sáhnout do RAM. Tato situace sice bude méně pravděpodobná (více jader připojených k větší L3 cache) a penalizace bude nižší (menší latence mezi CCD a RAM), ale nezmizí.
Já jsem optimista.
+1) Latence mezi CCD klesnou natolik že L3 ve vedlejším chipletu bude rychlejší než RAM.
Což dneska není?
+2) Největší problém má Ryzen 9900 s konfiguraci 2×6 protože 6jader je už někdy brzdou. Tuto konfiguraci nahradí nativní 12core.
Ostatní konfigurace nemají tak citelné propady.
- na druhou stranu je pravda že optimalizace bude i tak prospěšná. Viz test 9800X3D.
+1
0
-1
Je komentář přínosný?
Já jsem optimista.
waleed https://diit.cz/profil/vmunllyubs
6. 3. 2026 - 15:04https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuseJá jsem optimista.
+1) Latence mezi CCD klesnou natolik že L3 ve vedlejším chipletu bude rychlejší než RAM.
Což dneska není?
+2) Největší problém má Ryzen 9900 s konfiguraci 2×6 protože 6jader je už někdy brzdou. Tuto konfiguraci nahradí nativní 12core.
Ostatní konfigurace nemají tak citelné propady.
- na druhou stranu je pravda že optimalizace bude i tak prospěšná. Viz test 9800X3D. https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuse#comment-1530863
+
Pokud by jádro jednoho CCD mělo brát data z L3 druhého CCD, musela by ta data jít přes IOD. A tam už není rozdíl oproti tomu, když jdou z RAM. Teoreticky to může být i výhodnější, protože takový přesun neukrajuje z datové propustnosti mezi druhým CCD a IOD.
Pokud by jádro jednoho CCD mělo brát data z L3 druhého CCD, musela by ta data jít přes IOD. A tam už není rozdíl oproti tomu, když jdou z RAM. Teoreticky to může být i výhodnější, protože takový přesun neukrajuje z datové propustnosti mezi druhým CCD a IOD.
Na obrázku má jedno CCD 8core.
Takže to není schéma od ZEN 6.
Vidím bottleneck; 16B/cycle write.
Takže čtení z druhého CCD jede poloviční rychlostí než čtení z RAM.
ZEN 6 určitě musí zvednout propustnost FCLK.
Protože přidává 50% jader + IPC.
RAM zůstane DDR5, takže cache v druhém chipletu se bude hodit.
+1
0
-1
Je komentář přínosný?
Na obrázku má jedno CCD 8core
waleed https://diit.cz/profil/vmunllyubs
6. 3. 2026 - 16:46https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuseNa obrázku má jedno CCD 8core.
Takže to není schéma od ZEN 6.
Vidím bottleneck; 16B/cycle write.
Takže čtení z druhého CCD jede poloviční rychlostí než čtení z RAM.
ZEN 6 určitě musí zvednout propustnost FCLK.
Protože přidává 50% jader + IPC.
RAM zůstane DDR5, takže cache v druhém chipletu se bude hodit. https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuse#comment-1530869
+
Na generaci nezáleží, to platí pro všechny. CCD nejsou vzájemně propojena a ani to nedává smysl, dokud (pokud) nejsou připojená ke společné L4 cache, přes kterou by mohla sdílet data.
Na generaci nezáleží, to platí pro všechny. CCD nejsou vzájemně propojena a ani to nedává smysl, dokud (pokud) nejsou připojená ke společné L4 cache, přes kterou by mohla sdílet data.
OK.
Nechci znevazožovat Vaše schopnosti.
Jistě máte pravdu.
Ale návrh něčeho tak složitého jako je chipletový CPU je mimo schopnosti nás všech.
Velké potíže s tím má i intel.
A jak si vede Apple se brzy uvidí.
(vypadá to že chipletová je jen GPU)
9900X má penalizaci kvůli dvoum CCX.
Věřím že nové pouzdření bude tyto nedostatky eliminovat. Jinak by nemělo moc smysl ho nasazovat. Možná je to jen nutnost aby vyřešili větší nároky na propustnost, ale jsem optimista.... uvidíme... za půl roku budou venku první testy.
+1
0
-1
Je komentář přínosný?
OK.
waleed https://diit.cz/profil/vmunllyubs
6. 3. 2026 - 20:39https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuseOK.
Nechci znevazožovat Vaše schopnosti.
Jistě máte pravdu.
Ale návrh něčeho tak složitého jako je chipletový CPU je mimo schopnosti nás všech.
Velké potíže s tím má i intel.
A jak si vede Apple se brzy uvidí.
(vypadá to že chipletová je jen GPU)
9900X má penalizaci kvůli dvoum CCX.
Věřím že nové pouzdření bude tyto nedostatky eliminovat. Jinak by nemělo moc smysl ho nasazovat. Možná je to jen nutnost aby vyřešili větší nároky na propustnost, ale jsem optimista.... uvidíme... za půl roku budou venku první testy.https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuse#comment-1530876
+
Ne.
Bavíme se o všech Ryzenech, které vykazují latence z důvodu rozdělení jader do skupin, které nejsou na stejné L3.
Kromě Ryzen 9 to zahrňuje i Strix Point/Gorgon Point, Pheonix 2 a všechny další kombinace Zen6 (+Zen6), které vzniknout kombinací CCD + IOD.
>> Optimalizace pro Ryzen 9* nebude potřeba. ZEN 6 chystá
>> "těsné spojení křemíkem s nižšími latencemi"
Ty latence to nezlikviduje.
Jen o něco sníží.
Proti latenci mezi jádry sdílejícími stejnou L3 to pořád bude násobek.
Takže se optimalizace budou hodit, jen už jejich přínos bude relativně menší.
+1
+2
-1
Je komentář přínosný?
>> *bavíme se o 16, 20 a 24
melkor https://diit.cz/profil/valter-mayer
6. 3. 2026 - 20:37https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuse>> *bavíme se o 16, 20 a 24 core.
Ne.
Bavíme se o všech Ryzenech, které vykazují latence z důvodu rozdělení jader do skupin, které nejsou na stejné L3.
Kromě Ryzen 9 to zahrňuje i Strix Point/Gorgon Point, Pheonix 2 a všechny další kombinace Zen6 (+Zen6), které vzniknout kombinací CCD + IOD.
>> Optimalizace pro Ryzen 9* nebude potřeba. ZEN 6 chystá
>> "těsné spojení křemíkem s nižšími latencemi"
Ty latence to nezlikviduje.
Jen o něco sníží.
Proti latenci mezi jádry sdílejícími stejnou L3 to pořád bude násobek.
Takže se optimalizace budou hodit, jen už jejich přínos bude relativně menší.https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuse#comment-1530875
+
"Proti latenci mezi jádry sdílejícími stejnou L3 to pořád bude násobek."
V-cache je jiný chiplet. A vůbec ničemu to nevadí. Díky těsnému spojení jsou latence skoro stejné jako by to byl monolit.
+1
0
-1
Je komentář přínosný?
"Proti latenci mezi jádry
waleed https://diit.cz/profil/vmunllyubs
7. 3. 2026 - 07:43https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuse"Proti latenci mezi jádry sdílejícími stejnou L3 to pořád bude násobek."
V-cache je jiný chiplet. A vůbec ničemu to nevadí. Díky těsnému spojení jsou latence skoro stejné jako by to byl monolit.https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuse#comment-1530885
+
Další sračka co se musí fixovat v ovladači...
To můžete zopakovat u všech "game ready" driverů. To je ten dnešní "vibe coding"
Čekal bych že Ryzen 9 9900X složený s dvou CCD bude mít větší rezervy v rozložení zátěže než 9800X3D.
FPS to nepotvrzuje.
ALE latence se podařilo dostat z 11,8 na 8,7 ms.
Což je méně než 9800X3D před optimalizací.
Takže tudy vede cesta k odstranění problémů s dvěmi CCD. Škoda že to přišlo tak pozdě. ZEN 6 to vyřeší i bez optimalizací.
Pro Zen6 se ty optimalizace budou hodit u > 16 jader.
... a všech ostatních kombinací, kde je X + Y jader rozhozených po různých CCD nebo CCX.
Ne.
Optimalizace pro Ryzen 9* nebude potřeba.
ZEN 6 chystá
"těsné spojení křemíkem s nižšími latencemi"
Viz
https://diit.cz/clanek/na-v-cache-se-zen-6-se-nic-nemeni-prime-spojeni-c...
*bavíme se o 16, 20 a 24 core.
https://diit.cz/clanek/zen-6-pro-am5-bude-existovat-v-6-8-10-12-16-20-24...
Každé CCD ale stále bude mít vlastní L3 cache, takže pokud bude jádro v jednom CCD vyžadovat data, která nejsou v jeho L3 cache, ale ve druhé se nacházejí, bude pro ně muset sáhnout do RAM. Tato situace sice bude méně pravděpodobná (více jader připojených k větší L3 cache) a penalizace bude nižší (menší latence mezi CCD a RAM), ale nezmizí.
Každé CCD ale stále bude mít vlastní L3 cache, takže pokud bude jádro v jednom CCD vyžadovat data, která nejsou v jeho L3 cache, ale ve druhé se nacházejí, bude pro ně muset sáhnout do RAM. Tato situace sice bude méně pravděpodobná (více jader připojených k větší L3 cache) a penalizace bude nižší (menší latence mezi CCD a RAM), ale nezmizí.
https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuse#comment-1530860 +Já jsem optimista.
+1) Latence mezi CCD klesnou natolik že L3 ve vedlejším chipletu bude rychlejší než RAM.
Což dneska není?
+2) Největší problém má Ryzen 9900 s konfiguraci 2×6 protože 6jader je už někdy brzdou. Tuto konfiguraci nahradí nativní 12core.
Ostatní konfigurace nemají tak citelné propady.
- na druhou stranu je pravda že optimalizace bude i tak prospěšná. Viz test 9800X3D.
CCD nejsou přímo propojená.
https://hww.ru/wp-content/uploads/2025/09/ccd_iod.png
Pokud by jádro jednoho CCD mělo brát data z L3 druhého CCD, musela by ta data jít přes IOD. A tam už není rozdíl oproti tomu, když jdou z RAM. Teoreticky to může být i výhodnější, protože takový přesun neukrajuje z datové propustnosti mezi druhým CCD a IOD.
CCD nejsou přímo propojená.
https://hww.ru/wp-content/uploads/2025/09/ccd_iod.png
Pokud by jádro jednoho CCD mělo brát data z L3 druhého CCD, musela by ta data jít přes IOD. A tam už není rozdíl oproti tomu, když jdou z RAM. Teoreticky to může být i výhodnější, protože takový přesun neukrajuje z datové propustnosti mezi druhým CCD a IOD.
https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuse#comment-1530865 +Na obrázku má jedno CCD 8core.
Takže to není schéma od ZEN 6.
Vidím bottleneck; 16B/cycle write.
Takže čtení z druhého CCD jede poloviční rychlostí než čtení z RAM.
ZEN 6 určitě musí zvednout propustnost FCLK.
Protože přidává 50% jader + IPC.
RAM zůstane DDR5, takže cache v druhém chipletu se bude hodit.
Na generaci nezáleží, to platí pro všechny. CCD nejsou vzájemně propojena a ani to nedává smysl, dokud (pokud) nejsou připojená ke společné L4 cache, přes kterou by mohla sdílet data.
Na generaci nezáleží, to platí pro všechny. CCD nejsou vzájemně propojena a ani to nedává smysl, dokud (pokud) nejsou připojená ke společné L4 cache, přes kterou by mohla sdílet data.
https://diit.cz/clanek/ovladace-amd-adrenalin-2622-zvysuji-vykon-v-marathon-o-13-16/diskuse#comment-1530873 +OK.
Nechci znevazožovat Vaše schopnosti.
Jistě máte pravdu.
Ale návrh něčeho tak složitého jako je chipletový CPU je mimo schopnosti nás všech.
Velké potíže s tím má i intel.
A jak si vede Apple se brzy uvidí.
(vypadá to že chipletová je jen GPU)
9900X má penalizaci kvůli dvoum CCX.
Věřím že nové pouzdření bude tyto nedostatky eliminovat. Jinak by nemělo moc smysl ho nasazovat. Možná je to jen nutnost aby vyřešili větší nároky na propustnost, ale jsem optimista.... uvidíme... za půl roku budou venku první testy.
>> *bavíme se o 16, 20 a 24 core.
Ne.
Bavíme se o všech Ryzenech, které vykazují latence z důvodu rozdělení jader do skupin, které nejsou na stejné L3.
Kromě Ryzen 9 to zahrňuje i Strix Point/Gorgon Point, Pheonix 2 a všechny další kombinace Zen6 (+Zen6), které vzniknout kombinací CCD + IOD.
>> Optimalizace pro Ryzen 9* nebude potřeba. ZEN 6 chystá
>> "těsné spojení křemíkem s nižšími latencemi"
Ty latence to nezlikviduje.
Jen o něco sníží.
Proti latenci mezi jádry sdílejícími stejnou L3 to pořád bude násobek.
Takže se optimalizace budou hodit, jen už jejich přínos bude relativně menší.
"Proti latenci mezi jádry sdílejícími stejnou L3 to pořád bude násobek."
V-cache je jiný chiplet. A vůbec ničemu to nevadí. Díky těsnému spojení jsou latence skoro stejné jako by to byl monolit.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.