Zásadní novinkou PCIe 6.0 oproti PCIe 5.0 bude pulzně-amplitudová modulace PAM4, která umožňuje namísto dvou stavů přenášet stavy čtyři. Do každého z těchto čtyř stavů je zakódována jedna kombinace dvou digitálních hodnot (00, 01, 10, 11) a následně po přenos opět rozkódována. Přenos čtyř stavů bychom tedy mohli popsat jako tetragitální technologii :-).

PCIe 6.0 bylo ohlášeno loni v červnu (jako počátek prací, respektive nástin konceptu a prvotní práce na specifikacích). Loni v září byla uzavřena specifikace PCIe 6.0 0.3 a nyní PCI SIG ohlásilo uzavření specifikace verze 0.5. Pozitivní zprávou je, že vše pokračuje podle plánu a PCI SIG alespoň zatím nevidí důvod, aby se finální specifikace (1.0) nemohla zveřejnit v roce 2021. Tedy příští rok.

Protože PCIe 6.0 bude zpětně kompatibilní, budou muset řadiče podporovat jak PAM4, tak původní NRZ, což znamená o něco složitější logiku a náklady. Připočteme-li k tomu, že PCIe 4.0 je tu teprve od loňska a Intel jej v desktopu plnohodnotně nabídne nejdříve právě v roce 2021 a někde ještě musí zbýt prostor pro PCIe 5.0 (na straně AMD se počítá s generací Zen 4, což mi vychází na rok 2022), pak se v běžných PC s PCIe 6.0 asi nezačneme setkávat dříve než roku 2023, spíše později. Lze očekávat, že se nejprve objeví v profesionální sféře, kde mohou datové přenosy limitovat výpočetní akcelerátory při některých typech operací.