Zacleneni MPHY do PCIe je prisernost. Jednak to neni kompatibilni s cimkoliv v PCIe svete, takze to bude vzdy separatni sada komponent a zatim jsem neslysel o zadnem byt pripravovanem CPU ktery by primo M-PCIe podporoval.

PCI-SIG se tak jeste nejak dal tolerovat protoze PCI/PCIe jsou velice dobre standardy a maji vyznam, kdyz jsou univerzalni ($3000 rocne je tedy levne), MIPI alliance je samotny dabel, poskytujici hodne specificke standardy (CSI/DSI) za silenou cenu ($8000 rocne, resp. $4000 pri obratu <$250M).

Uvidime zdat to implementuji rozumne - ze v low-speed MIPI rezimu pujde ovladat PCIe periferie (a bude existovat M-PCIe to PCIe bridge). Pak by se z ruznych Arduin a jinych malych cpu dali ovladat PCIe periferie)

pokud pujde o PCIe 4x 3.0, tak to bude umet 4GBps kazdym smerem, coz je hodne slusny narust rychlosti oproti ubohym cca 550MBps u SATA/mSATA. good job!

temer 10x narust rychlosti, srovnejme s narustem rychlosti u SATA I k II a k II, kde slo vzdy pouze o 2x.