Copyright © 1998-2025 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2025 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
>> Podle čeho se rozhodoval Intel, který v serverech používá zcela jiný křemík, zůstává otázkou.
Mávání křídel motýla v Hong Kongu?
Spíš si řekli, že větší číslo je víc Adidas. A když AMD, tak my taky!
AMD prave pri Zen 6 system skladani svych procesorů jeste vic unifikuje, bude vyuzivat dvou 12(P) a 32(c) nativnych CCD, dale umozni k IOD jiz obsahujici nativne jak procesorova jadra(+LP) tak iGPU jeste externe pripojit dalsi CCD s velkymy jadry a nebo vykonny graficky ciplet, intel aitualne u Xeonu pouziva 3 typů procesorovych dlazdic ktere podporujou SMT / HT a AVX-512, v desktopu uziva sice jednu, ale bez zadane vybavy kterou prave Xeony disponuji, proto jit dnes hrdě / tvrdě do intelu, seru na Arrow Lake, beru jenom Xeon.
To vypadá že intel použije rozhraní určené pro spojení chipletů k připojení cache.
Což nebude ideální kvůli latencím.
Proto se to taky bude jmenovat Core Ultra 5. 5 je nižší mainstream. Což neodpovídá papírovým hodnotám 8+16+4+bLLC.
bLLC má být podle všech dosavadních zdrojů součástí dlaždice. Tzn. nejspíš bude existovat verze dlaždice s bLLC a bez bLLC.
bLLC má být podle všech dosavadních zdrojů součástí dlaždice. Tzn. nejspíš bude existovat verze dlaždice s bLLC a bez bLLC.
https://diit.cz/clanek/velka-cache-bllc-pro-nova-lake-se-jiz-tyka-jedineho-modelu/diskuse#comment-1522107 +Tak v tom případě nechápu tu 5 v názvu.
Třeba to pojmenují jinak.
Herní výkon bude nad/nastejno s 7.
"Plány Intelu se ale dynamicky mění čili oproti těm původním se změní i segment, na který Intel zacílí…"
Intel nevi kudy kam, meni, upravuje, ja vim jedine a to jestli intel:
-> rapidne nezvedne IPC / vykon P jadra, může jit do kelu
-> jestli zpetne nenasadi SMT / HT a AVX-512, může jit do kelu(ne AVX10+ to nezachrani)
-> jestli bude zas umele šachovat se bLLC a nakonec ji uvede jenom pro high-end / na divnem modelu(ze aktualne 2 dlazdic na 8 + 16 / 8 + 12 a ted jenom jiz na 8 + 16) , může jit do kelu
Ja osobne bych intelu doporucit uvest a to cisty 8 a 12 jaderny Nova Lake bez atomů prave se bLLC pro aktualni socket LGA1851, protoze ho vyrobi rychleji, lacineji a konecne obstoji proti Zen 5 portfoliu X3D, jestli ale bude umele vyzadovat LGA1951 a s tim mixovat zmetky a sliby a situace s DDR5 pametmi k tomu bude negativne gradovat, pak jednoduse na trhu neobstoji, majitele 7000 Ryzenu jiz DDR5 koupili lacino cili maji, co ale koupi majitele socketů LGA1200 a 1700 kdyz vsadili na DDR4, je ve hvezdach.
Normálně ten elaborát sepiš do mailu a pošli na knihapraniahejtu@intel.com
Podle mě je konečně nasměruješ..
Jinak už jim není pomoci.
>Je celkem s podivem, proč oba výrobci navyšují kapacitu LLC touto měrou
> základní 48MB L3 s 64MB V-cache by nabízela plně dostačujících 112 MB při nižších výrobních nákladech
No je otazka, jestli by opravdu nabizela pri nizsich vyrobnich nakladech. Bych tipoval vyrobni naklady budou vicemene stejne, a vyplyvaji z prosteho faktu ze na 3D cache je potreba vyuzit extra litografie. Jestli ta litografie pak nakresli 1 milion nebo 2 miliony tranzistoru je uz z hlediska nakladu asi sumafuk.
Jedna se o SRAM pamet, ta se linearne nezmensuje uzitim novejsich nm...(naklady tedy rostou umerne s plochou velikosti SRAM...).
Cteni tehlech clanku o intelu pred spanim jen jako cist pohadku ..Myslim ze nema vyznam to nikdy komentovat protoze se tyhle plany a leaky meni kazdym dnem a dokud neco nevydaji tak clovek nevi co bude.. Jedine co je jistota je ze s novým procesorem bude nova patice a potreba koupit novou desku...RIP Intelu
No a? Udělají jeden extra herní model a pak se uvidí jak moc se to ujme.
Proc bych to delal kdyz uz to dela amd a jde jim to skvěle ?? :-D :-D :-D a ne jeden...
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.