Tak když po novu bude mít CCX modul 8 jader místo 4 lze spojením 2 a po vypnutí 6 jader dostal 10 jádrový procesor. Ale už to bude jak u Intel, 50 modelů ale reálně použít jdou tak 3.

zakladna otazka: na chiplet zen3 sa treba stale pozerat ako na 2x CCX so 4C ale iba s unifikovanou L3, alebo je to vlastne uz iba jeden CCX s 8C?

totiz pri pohlade ze je to defacto 8-jadrove CCX, tak to moze mat aktivne 0,2,4,6,8 jadier ako celok a 10C produkt by mohol vzniknut jednoducho ako 1. chiplet 8C aktivnych + 2. chiplet 2C aktivne, alebo 1. chiplet 6C aktivnych + 2. chiplet 4C aktivne, pricom v ramci chipletu nas uz nemusi zaujimat konkretne ktore jadra v ktorom CCX su aktivne (t.j. CCX1+CCX2 ako napr. pri 3300X ako 0+4 a pri 3100 ako 2+2)

v druhom pripade stale zaciname uvahu ako 8C+2C alebo 6C+4C v ramci celych chipletov, ale za prepdokladu ze v CCX nemoze byt aktivny neparny pocet jadier, tak to potom mame:

aktivne 8C chipletA(CCX1A/CCX2A ako 4+4) a aktivne 2C chipletB(CCX1B/CCX2B ako 2+0), ina moznost nie je

aktivne 6C chipletA(CCX1A/CCX2A ako 4+2, moznost 3+3 nie je) a aktivne 4C chipletB(CCX1B/CCX2B ako 2+2 alebo 4+0: 3100 vs. 3300X issue), celkovo ina moznost nie je

... ono teoreticky podla mna 10C mozne bolo aj pri zen2, ale nechceli to natolko drobit a skor vydali viac 8C modelov

... no a druha moznost je, ze (za predpokladu celkovo parneho poctu jadier) to z istych pricin pri zen2 mozne nebolo a mozny bol len binarne polo-okruhly pocet jadier (binarne polo-okruhle = presne medzi dvoma binarne okruhlymi hodnotami)

12 je presne medzi 8 a 16, ale 10 nie je binarne polo-okruhle, to je binarne stvrtinkovo-okruhle
6 je podobne medzi 4 a 8

priklady binarne polo-okruhlych hodnot: 6,12, 24, 48, 96, 192, 384, 768, 1536, 3072 ... (medzi dvoma binarne okruhlymi)
priklady binarne stvrtinkovo-okruhlych hodnot: 10, 14, 20, 28, 40, 56, 80, 112, 160, 224, 320, 448 ... (medzi binarne okruhlou a polo-ohruhlou hodnotou)
mozno pokracovat s aj osminkovo-okruhlymi a sesnatinkovo-okruhlymi binarnymi hodnotami a hned sa nam budu zdat cisla ako 11 ci 2304 pekne a ocividne majuce nieco spolocne s binarnou sustavou :)

Místo 8-jadrového modulu udělají desetijádrový.

>Podpora pro deset jader se objevila v BIOSech AGESA 1.0.8.1 a jako první si jí všiml tuner
>1usmus.

To ale nevyzerá na Zen3. Pretože AMD čísluje AGESA pre Zen, Zen+ a Zen2

Pre Zen2 máme nižšie číslo
BIOS AGESA 1.0.0.4 přinese přes 100 vylepšení a oprav pro Ryzeny
7. 10. 2019
https://diit.cz/clanek/bios-agesa-1004-prinese-pres-100-vylepseni-oprav-...

ASUS PRIME B450M-A a Ryzen 7 3700X – BIOS 1607, AGESA 1.0.0.2
1. 8. 2019
https://diit.cz/clanek/test-asus-prime-b450m-ryzen-7-3700x-bios-1607-age...

BIOS AGESA 1002a(1.0.0.2a) zvýšil herní výkon Ryzen 5 2400G / Ryzen 3 2200G
26. 4. 2018
https://diit.cz/clanek/bios-agesa-1002a-zvysil-herni-vykon-raven-ridge

Ako pre Zen
AGESA 1.0.0.6 přidala 26 parametrů pro paměti. AMD vysvětluje, co znamenají
29. 5. 2017
https://diit.cz/clanek/agesa-1006-pridala-26-parametru-pro-pameti

Leda, že by 1.0.1.x bola iná generácia AGESA-y ako 1.0.0.x

A že by podporovali 64 MCA zo zložitejších Zen3.

Machine Check Banks To Double With Future AMD CPUs
on 5 September 2020 at 01:35 PM EDT.
AMD --
In preparation for "future AMD systems", which is likely AMD EPYC Zen 3 "Milan" server processors, there will be more banks for the Machine Check Exception handling.

Banks for the Machine Check Architecture are a means of organizing subsystems/subevents with their relevant MSRs for detecting/reporting machine errors. Older processor families had only a few banks of registers for machine check support while the current limit in the AMD MCE driver has been 32 banks. With a patch queued in ras/core ahead of Linux 5.10, that maximum number of banks is being increased from 32 to 64.

The patch by one of AMD's engineers simply notes, "Increase maximum number of banks to 64 because future AMD systems will support up to 64 MCA banks per CPU."
https://www.phoronix.com/scan.php?page=news_item&px=AMD-Going-To-64-MCE-...

Intel bude muset začít dělat lichý počet jader :D