Diit.cz - Novinky a informace o hardware, software a internetu

Diskuse k Zen 6 je lego: Monolitická i čipletová Medusa APU stojí na stejném křemíku

Tohle vypadá jako další luxusní hřebíček do intelovy rakvičky...

+1
+6
-1
Je komentář přínosný?

...poskladanej z 26-tich rôznych dlaždíc.

+1
0
-1
Je komentář přínosný?

Přesně. Ta neskutečná efektivita vynaložených prostředků (a vlastní kreativita, s jakou dané problémy řeší) u AMD je doslova umělecké dílo. Klobouk dolů. Je tam vidět, že se někdo nejprve hluboce zamyslel jak by se dané čiplety mohly různě využít, a teprve pak se začalo s vlastním vývojem. Skoro bych se i vsadil, že AMD ty ultra-LP jádra budou na rozdíl od Intelu i reálně fungovat.

+1
+5
-1
Je komentář přínosný?

Plocha obdelníku označeného jako 16MB cache je poloviční proti obedelníku 48 cache.
Přesně to je 1,9×.
Že by cache tak dobře škálovala mezi 3nm a 2nm?

Oni všechny ty obedlníky nesedí s podkladem.
Tohle vypadá na AI patlaninu.

+1
+1
-1
Je komentář přínosný?

Čiplet má 48MB L3, to je v podstatě známá informace. Není vyloučeno, že monolit / IOD bude mít víc než 16MB L3 (20MB? 24MB?), ale bylo by to neobvyklé. Dosud AMD osmijádrovým APU dávala maximálně 16MB L3. U high-endu by byl posun pochopitelný, ale toto bude mainstream.

+1
+1
-1
Je komentář přínosný?

O neobvyklé kapacitě se mluví u ZEN 7.
Má mít 7MB.
Viděl bych to takto
4MB pro jedno jádro ZEN 6.
3MB pro jedno jádro ZEN 6c.
Celkem 28MB v APU.

PS:
Bude mít Medusa Infinity Cache?

+1
+2
-1
Je komentář přínosný?

Posun by měl být 15-20% takže spíš to někdo od oka překreslil pro ilustraci...

+1
+2
-1
Je komentář přínosný?

Ještě tam patří i pátý čiplet: Venice (Zen 6c).

> Zvedne se počet PCI-E linek? Místo 20 třeba na 24? Zas jestli to nechají jako čistě mobilní APU, tak stačí i těch 20 linek.

+1
+1
-1
Je komentář přínosný?

Těch čipletů a dlaždic je mnohem víc, ale abych srovnával srovnatelné, počítal jsem základní řadu pro desktop + základní řadu pro notebooky + základní serverovou řadu. Kromě toho samozřejmě existují mainstreamové a low-end řady, serverové dense řady (zmíněný Zen 6c, kterému bude konkurovat E-core Xeon od Intelu) ap.

+1
0
-1
Je komentář přínosný?

Jiri a neni mozny ze kdyz u chipletovy medusy vypnou zen6(c) jadra v iod, tak nechaj aktivni tu 16mb cache a bude ji pouzivat gpu misto cpu?? to by mohlo dost zvednout vykon gpu..

+1
0
-1
Je komentář přínosný?

Hypoteticky to možné je, pokud je ona L3 cache připojena i k iGPU. Na Strix Halo je L4 připojena k iGPU i CPU, takže technicky vyřešené by to AMD měla.

+1
0
-1
Je komentář přínosný?

Taky by takhle šlo použít CCD s jen 8 (z 12) funkčními jádry protože zbytek do 12 by dosuplovaly ty z IOD. Případně 3+9 a kombinací je víc. Šlo by takhle využít prakticky všechny vyrobené kusy křemíku.

+1
0
-1
Je komentář přínosný?

Kombinace by ale nebyly ideální pro hry, pro které je výhodné, aby všechna jádra přistupovala k jedné společné L3 cache. V případě kombinací by mezi jádry byly vyšší latence. To by ale nevadilo při většině výpočetních zátěží, proto jsem zmiňoval tu paralelu s Threadripperem.

+1
0
-1
Je komentář přínosný?

Pro psaní komentářů se, prosím, přihlaste nebo registrujte.