Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
v souvislosti s cache mě napadá jeden budoucí problém. Pokud bude u intelu sdílená L2 cache a u AMD až L3 cache tak nebude možné pomocí SSE instrukcí řídit, která data mají být ve sdílené cache a která ve vyhrazené. Teda půjde to, ale ten kód bude jinej pro Intel a jinej pro AMD. Snad se objeví rozšíření SSE, které to bude řešit.
Zdá se mi to, nebo AMD opravdu ubrala jednu FPU? To vypadá že starši programy nepoužívající SSE zpomalí. Aspoň to donutí SW společnosti generovat efektivnější SSE kód.
2MildaIV: To myslis vazne, ze budou aplikace moct ridit, ve ktere cache data budou? Rekl bych, ze to ridi CPU sam podle toho, jak moc zadana data to jsou.
slepa cesta, spis bych sazel na Intel s max 2.procaky a brutal optimalizace instrukci v procaku..
>Zdá se mi to, nebo AMD opravdu ubrala jednu FPU? To vypadá že starši >programy nepoužívající SSE zpomalí. Aspoň to donutí SW společnosti >generovat efektivnější SSE kód.
Nie nie FPU u AMD boli FADD (scitanie/odcitanie v pohyblivej radovej ciarke) FMUL(to iste zo nasobenim a delenim) a FSTORE (teda opracie s registami FPU) tu akurat nahradili FSTORE(v K7) funkciou FMISC (rozne operacie v pohyblivej radovej ciarke), cize prave naopak doslo ku komplexnej zmene
ono AMD nezaprie, ze pre Digital robili x86 dekoder pre DEC Alpha AXP 21164PC
http://www.cpuid.com/reviews/K8/index.php
http://ftp.digital.com/pub/Digital/info/semiconductor/literature/164pcpb...
http://ftp.digital.com/pub/Digital/info/semiconductor/literature/164pchr...
http://ftp.digital.com/pub/Digital/info/semiconductor/literature/164pcds...
liborc: Řídit přímo ne, ale napovídat pomocí instukce PREFETCHlevel můžeš. Je fakt, že třeba K8 level ignoruje.
fotoba: Když toho tolik o procesorech AMD viš, proč občas nenapíšeš nějakej článeček? Možná by ti ho na CDR uveřejnili, a určitě by to bylo lepší než to co furt pastuješ do diskusí.
Jack: Ale proboha, at to nekdo prelozi do cestiny! Ne ze bych nerozumnel, ale u takoveho clanku je pro me kombinace slovenstiny a anglictiny preci jen velmi tezkou prekousatelna.
btw. toto niekto postrehol?:
http://www.xbitlabs.com/articles/cpu/display/dualcore-dtr-analysis.html
hlavne tu cast o amdckach
MildaIV: Já bych řekl, že ta L2 cache u Intel Core 2 je "sdílená" v jiném smyslu než L3 u AMD. Tedy že se dynamicky přidělí třeba 30% pro první jádro a 70% pro druhé. V žádném případě si ale jádra do svého přiděleného úseku navzájem "nevidí", tedy tuto L2 nelze použít pro sdílení dat mezi jádry.
Peter: Zajimavy cteni, dik za link. Podle toho clanku to s dual core Athlony neni tak ruzovy jak tvrdi AMD.
to peter: To potvrzuje jeden test jehoz jsem byl ja s kompem soucasti, muj AMDX2 4800+ mel nizsi efektivitu pri soucasnem vyuziti pameti obema jadry a mezi sebou navzajem nez Pentium D820.
Ale on nam to fotoba nejak vysvetly, ze to je vlastne PLUS... Stejne jako, ze nF4 chipset neni krap, ale ty jeho problemy co jsem s nim mel je featura! :-/
vysvetly je, z jsiteho duvodu, dobre
No ohladom nF4 som dosiel na dalsi problem - nejde mi externy USB disk (cez redukciu), vsade inde ide, len na nF4 ne (je pravda ze len tento komp ma USB2, este to musim skusit)
este dodam - nie ze vobec nejde, ale po chvili sa zasekne...
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.