Copyright © 1998-2025 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2025 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Jo dobry, vidim TRipper jako zkouseci platformu, kde AMD otestuje nove veci a pak je nahodi do nove generace RyZenu. OK.
Chtělo by to 3 paměťové kanály na CCX. Zejména pro 32jádro jsou 4 kanály bottleneck jako prase.
"bottleneck jako prase" ma TR 2990WX niekde uuuuuuuuuuuuuuuuplne inde
suvisi to s RAM, ale nie ze je malo kanalova .... cele dva 8C zeppelin monolyty totiz v TR 2990WX nemaju priamy pristup do RAM, musia ist cez infinity fabric a cez dalsi zeppelin monolyt ... su to defacto iba vypoctove 8C monolyty, ktore ked potrebuju pristup do RAM, absurdne to brzdi cely 32-jadrovy cip, ktory ma vo velmi specifickych pripadoch vykon dokonca mensi ako 16-jadrovy TR 2950X
Jenže přidáním dalších paměťových řadičů akorát přesunete bottleneck někam jinam. Viz. recenze na Anandtechu - u 2990WX spotřebuje IF zhruba 1/3 příkonu, zatímco u EPYCu 7601 to je kolem 50% ! Takže v řadě případů jsou naopak další 2 paměťové řadiče a s tím související IF naškodu, užírají zbytečně spoustu energie, potvrzují to i výsledky testů.
Taky to znamená, že 4moduly/32 jader je maximum, čeho se v dohledné době dočkáme :(
https://www.anandtech.com/show/13124/the-amd-threadripper-2990wx-and-295...
A to je ti málo?
Pokud si dobře pamatuji u Intelu je na to potřeba dvousocketové řešení.
Nic AMD nebrání zvýšit počet jader v CCX. Pro Zen 2 (EPYC) se počítá minimálně s 48 jádry, možná 64 jádry.
Jinak by mě docela zajímalo, jak Anandtech měří spotřebu uncore.. Je to tam někde vysvětlené?
http://www.tomshardware.co.uk/answers/id-3746185/ryzen-power-consumption...
Ak sa odstrani nejaky bottleneck, logicky sa nasledne narazi na nejaky iny.
TR 2990WX je zaujimavy procak, ale urcite by mu hodne prospel 1 RAM kanal na jedno CCX. A k tomu samozrejme lepsie optimalizovany windows scheduler.
Jack FX odkazoval na Anandtech, v krátkosti i při vytížení jen 1 jádra lítala data jak zběsilá po Infinity Fabric, v té chvíli to dělalo 59% spotřeby čipu. Jádro mělo sice přímý přístup k 2 modulům RAM, ale tahalo data i ze zbylých 2 RAM, tedy přes IF.
Windows by tedy musely spřáhnout 2 RAM moduly a jádra, která k nim mají přímý přístup (a půlku jader bez jakéhokoliv přímého přístupu) a totéž se zbylými jádry/RAM. Jak to dělá Linux? Je to vůbec možné?
„Jádro mělo sice přímý přístup k 2 modulům RAM, ale tahalo data i ze zbylých 2 RAM, tedy přes IF.“
Jádra u všech Zenů a za všech okolností tahají data přes IF ;-)
No dobře, myšleno cestou přes druhý modul. Pokud by toto nemělo vliv na výkon ani spotřebu, tak nechápu kritiku toho, že dva moduly nemají přímý přístup k RAM.
Situace, kdy pristup k ruznym castem RAM je ruzne "drahy" je znama desitky let - nejprve se superpocitacu (NUMA - non uniform memory architecture), ale i v x86 oblasti uz je s nami dlouho - vicepaticove Opterony taky mely pametove kanaly pripojene primo k procesoru, takze k RAM ostatnich procesoru se pristupovalo opet neprimo, ale protoze rozdil v dobe pristupu byl mensi nez u klasicke NUMA architektury, rikalo tomu AMD myslim SUMA (sufficiently uniform memory architecture). Poradne operacni systemy maji planovace (vseho) dostatecne schopne, aby si s tim poradily, Windows zda se ne.
Myslím, že recenze docela pěkně ukázaly, že největší bottleneck 2990WX je scheduler Windows a ten žádné hardwarové změny na úrovni procesoru neodstraní.
Windows mě moc nezajímají, ty mám jen na herním pc. Testy na phoronixu ukázaly, že škálování u řady aplikací láme kolem 16 jader a důvod bych viděl právě v tom, že každé jádro má k dispozici cca 2GB/s (thread tedy 1GB/s) což je pro řadu úloh zpracovávajících tok dat (dekomprese, video,...) zcela a naprosto nedostatečné.
Přesně tak, rozdíl v dostupném výkonu zrovna na tomto CPU je mezi oběma platformami 30 - 100% navíc pro linux :-). I na dvousocketové AMD desce s Vishera Opterony jsem zaznamenal citelné zvýšení matematického výkonu o 13% až 18% dle použité instrukční sady (SSE méně, AVX více) při porovnání linuxu a windows 10 Pro ve prospěch linuxu. Windows scheduler není zrovna moc dobře navržený pro takováhle hybridní CPU či dvousocketové sestavy ač je oficiálně podporuje...
Mít víc kanálů by 4modulovému Threadripperu neškodilo, na druhou stranu si AMD nebude vypouštět Epycký rybník... Mohli by v dohledné době vydat 250W 1P Epyc 2 se stejnými takty aby se ukázalo kde je zakopaný pes :-).
Duvod proc Windows dlouhodobe blbe skaluji na novych platformach me docela fascinuje. Jestli je nejaka cast jejich systemu dobre spravovana, tak je to NT kernel, takze mi to proste nedava smysl.
Za "starych" casu se muselo cekat na service pack, ale Win 10 maji buildy co pul roku a kazdy ma svoji vlastni verzi NT kernelu. Proc to nemaji odladene uz od vydani velkych Epycu. Pokud je problem v samotnem navrhu scheduleru, tak uz roky maji moznost kouknout se na CFS od Ingo Molnara v Linuxu, ktery muzou analyzovat do zblbnuti a pouzit jako inspiraci. Jak skaluje FreeBSD nemam tuseni, ale z nej si dokonce muzou vzit i kod.
3 kanály na CCX? Takže by jsi chtěl celkem 24 kanálů celkem? :D
a EPYC je na okrasu ty expert ?
V clanku se pise o pripravovanych cipsetech X499 a Z499 pro ThreadRipper, oznaceni X499 chapu protoze je to logicky nastupce dnesniho ThR zakladu X399 ale Z499 nechapu vubec nakolik jiz dnes je k dostupnosti nove uvedeny cipset X470 jak pro 1000 tak 2000 Ryzen-y, dle meho osobniho nazoru jde o preklep nakolik si pamatuju jiz clanek vic jako rok stary kde se tez psalo o AMD cipsetu s pridomkem Z ale na nic takoveho nedoslo, tez neverim ze by AMD zbytecne rozdelila zaklad pro ThR na dve samostatne platformy, nedava to jednoduse smysl.
Z490 měl být X470 doplněný externím PCIe switchem. PLX prý switche po odkupu Broadcommem příliš zdražila, takže byl Z490 zrušen.
Co brani u TR a i novyho Ryzenu pristi rok, aby mel taky PCIE4? Ty linky jdou prece primo z procesoru, tam to snad nejde ani osulit, mozna jen low end deskama aby to nezvladaly vodice. Ja o novym Ryzenu uvazuju a protoze mi ted jede Vega na 8 misto na 16, tim ze by mohla byt PCIE4, tak by mohl Ryzen zvladat 2x16, nebo moje uvaha je zcestna?
Neni drat jako drat. Neni to ani tak moc o low-endu nebo high-endu, ale nedivil bych se, kdyby se pri navrhu pro PCIE4 menily podminky jako treba max. delka vodive drahy.
Pro PCIe4 bude potreba lepsich materialu desky a dodrzet nekolik novych pravidel u navrhu. Skok mezi Gen2 a Gen3 byl v ramci moznosti klasicke produkce tistenych spoju, Gen4 bude potrebovat rozhodne novy vyrobek. A dnes se vam nikdo nepohrne do navrhu a vyroby Gen4 compatible reseni, kdyz tam neni ani co pripojit ani co osadit.
Tak Vega20 je PCIE4 ... podle me to nedelali zbytecne, ale me by prave zajimalo, ze kdyby Ryzeny proste mely to PCIE4 tak i kdyz to nebude fungovat jako PCIE4 tak by ale Ryzen mohl mit uz 2 plnohodnoty PCIE3 16 .. a ne jen 8
Ktery socket pro Ryzen ma 32 pcie linek? Prijde me ze chcete nemozne.. nebo chcete Ryzena do SP3/TR4? To bude vyrobek jak LGA2011 celeron :))
Nerozumim, me jde o to, ze ted Ryzen, zvladne jen 16 a kdyz se osadi dve karty tak se musi podelit na 8 ... a ze kdyby novej Ryzen mel treba to PCIE4 tak jestli by tim to neslo v ramci kompatibility dolu na PCIE3 zvladnout uz 2x 16 ze v obou slotech bude 16
Tak jak jinak chcete rozdelit 16 pro dve karty v lowend/mainstream segmentu nez pul na pul? Jestli tam chcete dat switch, ktery ma 48 linek (16+16 gpu, 16cpu) a zaroven umoznuje Gen4, tak si pripravte cca $300-$400 a taky priplatek za vyrobek vyraben v mensich seriich, protoze tohle mainstream nebude.
Ty moznosti ktere ocekavate vam zaridi jina platforma a cpu za levneji a bez cekani. Nechtejte po vyrobku neco, k cemu nebyl nikdy urcen.
Ale ty linky jdou primo z ryzenu, ten tam posila sam x16 do tech slotu a pokud je zapojen jen jeden, tak to funguje v obou na x16 , ale pokud se zapoji oba , klesnout oba na x8 ... Ryzen to proste sam o sobe uz neda na 2x x16 .. proto si rikam, ze kdyby mel novej Ryzen PCIE4 , tak by sam o sobe mel vice PCIE linek a nemusel to pulit
Jeden osazeny slot je 16+0, dva osazene sloty jsou 8+8, co nechapete?
Nechapete vy, asi se neumim vyjadrit lip
Myslím, že se vyjádřit umíte, ale nerozumíte tomu, jak to funguje. I kdyby nové desky a CPU uměly PCIe 4 a bylo jich stále 16 linek, tak PCIe 4 16x nejde rozdělit na PCIe 3 32x - pokud potřebujete v rámci zpětné kompatibility PCIe 3, potom se jen sníží rychlost těch 16 fyzických linek (nepřibydou vám další).
Pokud se bavíme o současných základních deskách, tak ty mají opravdu fyzicky v jednom slotu 16 linek a v druhém 8 linek, takže i kdyby nové CPU podporovalo 32 linek a současné desky je uměly zapojit bez přemostění, druhý slot by prostě neměl plných 16, ale stále 8... (když se podíváte na svou desku, tak uvidíte ve druhém slotu PCIe vodiče zhruba do poloviny ;)
Ted koukam na specifikace a je to opravdu tak, to je docela zklamani, ale kdyby alespon prvnimu zustalo tech 16 pri obsazeni obou by mi stacilo
Tak v prvnim bude pouzito 16 z procesoru. A v druhem nezustane nic. Porad nechapete ze tohle nejde namnozit? (teda jde, ale ne za levny peniz).
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.