Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
k té propustnosti pamětí:
512 * 1250 = 640000
384 * 1500 = 576000
až na ten háček že u 4500mhz dělá base clock 1125... čili propustnost 576000
Já umím počítat, ale existuje nějaký racionální důvod aby ty paměti běželi na tak nízké frekvenci, když je potřeba naopak propustnost zvedat ??? To pak použití 512 bit sběrnice nedává smysl a mohli tam rovnou nechat 384bit.
Ty spekulace tu už byly. Zřejmě ušetřené množství tranzistorů a tím i místa a pak možná více/lépe "přilepených" ROP na širší sběrnici. Myslím ale, že no-X ti odpoví lépe :)
ale já nezpochybňuju 512bit sběrnici, naopak jsem byl jeden z těch kdo tvrdil, že pokud bude mít Hawaii tolik SP, tak je 512bit sběrnice nutnost. No-X s tím tehdy nesouhlasil, protože to prý není nutné a propustnost se dá nahnat použitím výše taktovaných GDRR5 pamětí. Viz. naše diskuze nad článkem http://diit.cz/diskuze/93590/thread
Teď když je 512bit sběrnice jasným faktem se spíše ptám na to, proč by měly paměti u čipu, který má více SP, více TMU a dalších jednotek běžet na frekvenci zajišťující stejnou propustnost jako 384bit sběrnice Tahiti ?
No, možná si nerozumíme. Důvodem je dle všeho ušetření tranzistorů, které by byly nutné použít pro další logiku, která by asi nějak musela ošetřit interference při použití výše taktovaných pamětí (vyjde to zřejmě tranzistorově "levněji" než 384bit na vyšších frekvencích). A možná také kvalitnější "přilepení" vyššího počtu ROP (stále nevíme, proč byla Tahiti tak háklivá na propustnost pamětí u FPS her, nebo jo?).
Ušetřené místo by pak mohly vyplnit ty nové rasterizéry a CU. Popravdě, byl bych mile překvapen, kdyby se tam těch 44CU vešlo :)
Ano, já tuto logiku chápu, jen že doteď jirka zastával zcela opačný názor a to že 512 bit sběrnice je tranzistorove náročnější, má vyšší energetickou náročnost, zabírá více místa, zvětšuje neúměrně nárůstu výkonu plochu jádra a že vlastně není vůbec potřeba, protože Tahiti vlastně vůbec není omezována propustnosti paměťové sběrnice,takže ani Hawaii nepotrebuje mít 512 bit atd. :o)) Kdo chce může si to snadno na diit.cz dohledat
Pokud 128bit blok 6GHz+ řadiče v Tahiti zabírá 2× více než 128bit ~5GHz řadiče v Pitcairn/Hawaii, tak je schůdnější použít kombinaci širší sběrnice a pomalejších pamětí. A nejen, že je to výhodnější po stránce velikosti jádra, ale navíc se ušetří na pamětech, které navíc méně žerou. Má to i jiné výhody...
AMD i NVIDIA se vždy snaží minimalizovat cenu karty, to znamená pokud jsou rychlé paměti výrazně dražší, je výhodnější použít pomalejší paměti na širší sběrnici.
třeba zapracovali na technologii jak ta data tahat/zpracovávat účelněji a stačí jim menší šířka pásma.
Když se koukneš na nvidie 6xx i 7xx s GK104, tak jejich efektivita směrem k paměťové sběrnici je vyšší než je u HD79xx, v minulém článku to naťukl i no-x (optimalizace paměťového řadiče). Je otázka, nakolik za to může nepoměr 256bit (GK104) vs. 384bit sběrnice vs. 512bit a délka slova při zpracování. Navíc nižší takty sběrnice dávají potenciální možnost snížit složitost řadiče a zároveň použít levnější čipy. Negativem je zase složitější PCB a větší čip. Asi si spočítali, že to je levnější řešení.
A nejake informace o UVD a VCE v Hawaii by nebyli?
zajímalo by mě, jak se bude řešit problém s propustností u 20nm generace. čip který by byl parametrově podobný Hawaii by mohl být na 20nm max 256bit... GDDR6 asi nebudou a HMC to zřejmě nestíhá... až nVidia Volta má mít stacked dram a ta výjde tak 2016...
Tam už se to IMHO bude řešit pomocí TSV a stohovanych paměti
Pravděpodobně ano. Podle původních plánů to tak mělo být už na nástupci Tahiti.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.