Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Lenže to chce M3-ku ako OS, ak to integrujú do CPU
M3: A Hardware/Operating-System Co-Design
to Tame Heterogeneous Manycores
Nils Asmussen† Marcus Volp ¨
†* Benedikt Nothen ¨
‡ Hermann Hartig ¨
† Gerhard Fettweis‡
Operating-Systems Chair†
and Vodafone Chair Mobile Communications Systems‡
Technische Universitat Dresden ¨
Nothnitzer Straße 46, 01187 Dresden, Germany ¨
{nils.asmussen,marcus.voelp,benedikt.noethen,hermann.haertig,gerhard.fettweis}@tu-dresden.de
1.2 Second-class vs. First-class Citizens
Accelerators are currently treated as devices, i.e., second-
class citizens. Although this model is suitable for timers,
network cards or storage devices, we consider it less appro-
priate for accelerators that execute software or for reconfig-
urable circuits like FPGAs, which are becoming increasingly
common. At first, as more and more accelerators execute in-
creasingly complex software, their need for OS services like
filesystems, network stacks or inter-process communication
mechanisms increases. Second, applications might want to
offload parts of their computation onto accelerators and of
course, do not want to switch to a completely different and
limited programming environment. We therefore believe that
it is crucial to remove the barrier between general-purpose
cores and accelerators and treat both as first-class citizens.
http://os.inf.tu-dresden.de/papers_ps/asmussen-m3-asplos16.pdf
Lenže je to nové
ASPLOS 2016
21th ACM International Conference on Architectural Support for Programming Languages and Operating Systems
Atlanta, GA, April 2–6, 2016
a nejaký mobilný pokus v podobe jadra mobilných OS z USA (K2) na tiež len dva roky viac
Copa tam píšou?
V podstate ide o to, že sa systémové volania sú na nodoch ( nodom je jadro CPU, CU z GPU či FPGA)
najčastejšie len na jednom bode je jeden syscall. Nodom môže byť aj wave front z Veg
" AMD podle tohoto zdroje upravila organizaci i strukturu SIMD bloků tak, aby bylo možné paralelně zpracovat vlnoplochy (wavefront) s odlišnou délkou. " http://diit.cz/clanek/vega-10-v-roce-2016-vega-11-specifikace alebo časť FPGA.
Mať syscall na 1 takt FPGA nie je na zahodenie
Děkuji.
Ešte som zabudol doplniť, že program sa skladá výhradne s postupnosti syscall9v.
A nemáte za čo ďakovať.
Váš příspěvek opravdu nechápu. Mě myšlenka integrace FPGA do jednoho pouzdra s x86/x86-64 procesorem připadá celkem zajímavá. V práci sice používáme "pouze" Virtex-7, ale už teď si dovedu představit, kde takový produkt použít. Pokud nebude cena přestřelená, tak prodeje mohou mít opravdu dobré.
Asi by tam stačilo něco na úrovni spartan 6, ale klidně v menším rozsahu. Já to tam chcu, abych si mohl programovat nástavbu řadiče paměti pro nelineární(seznamy, stromy atd.) procházení nebo si vytvořit operace zobrazení nad grafovými formalismy či datovými strukturami. Nebo encrypt decrypt přímo pomocí hradel. Možností je opravdu spousta. Ještě mě napadá v kombinaci např. s RT Linux tak lze docílit zpracování vzorků a ještě ušetřit na prostředcích pro SW.
Problém je , že uvažujete súčasne. Tam sú FPGA ako koproceory, ale tu sa hodí ako jednotka CPU
Opravdu mi spíš jde o reálné nasazení než o nějaké "akademické" hokus-pokusy s nízkou efektivitou a pochybnou využitelností. To už raději do FPGA nahodit nějaký soft-core i když i to je zbytečné plýtvání.
Taky jsem měl na škole rád různé supr-dupr algoritmy a metody. V praxi jsem poznal, že realita je úplně jiná a většinou mnohem mnohem zajímavější.
To nie je až taký Hókus-Pókus
Texas Instruments má niektoré úlohy riešené cez PRU, čo je špecializovaný Node
http://processors.wiki.ti.com/index.php/PRU-ICSS
http://www.ti.com/lsds/ti/processors/sitara/arm_cortex-a8/am335x/overvie...
V obmedzenej miere to funguje pre riadiace algoritmy- aby to bolo dosť rýchle, tak je to často jediná možnosť ..Napr. Beatles Brne Black
Navyše na tom asi niečo bude
Intel launches Stratix 10: Altera FPGA combined with ARM CPU, 14nm manufacturing
EXTREMETECH.COM
10. 10. 2016 18:57
http://nr.news-republic.com/Web/ArticleWeb.aspx?regionid=56&articleid=74...
Navážu na to, co psali J D a magnezar přede mnou, mě by se hodně líbilo, kdyby se každá aplikace mohla OS zeptat, zda může získat (výhradní) přístup k FPGA části a přepsat si ji dle svého.
Pustím Photoshop a ten si hradla přenastaví pro transformace s obrázky. Pustím IIS a ten si tam dá rutiny pro práci s šifrováním a hashováním, pustím SQL a to si tam nahraje operace s B-stromy. Pustím video přehrávač a ten bude vždy umět HW přehrávat nejnovější kodeky "H.266 v profilu Main 11, V11 od Googlu, příp. Theora++ apod.". A nebo - a teď si trochu zapřeháním - pustím program v Javě a do FPGA se mi vloží interpret Java bytecode nebo dokonce celá JVM :)
Jasne, alebo si namiesto predraženého x86 CPU s predraženým integrovaným FPGA kúpiš podobne drahý predražený SPARC, ktorý má všetko spomenuté už integrované s výkonom, o ktorom sa FPGA môže len snívať.
...teda okrem H266 (?). Ale dnes ešte niesú celkom bežné ani FPGA, ktoré zvládnu H265 (v priateľnej kvalite za priateľnú cenu). Nehovoriac o tom, že keď sa rozšíri H266 tak si na ten mýtický hardvérový kodek budeš musieť kúpiť nové FPGA ktoré to zvládne. Trocha kontraproduktívne, že?
O SPARCU bohužel nic nevím, ale myslel jsem právě na tu spolupráci klasického desktopového x86 procesoru a PROGRAMOVATELNÉHO HW koprocesoru.
"Nehovoriac o tom, že keď sa rozšíri H266 tak si na ten mýtický hardvérový kodek budeš musieť kúpiť nové FPGA ktoré to zvládne" - naopak, právě že až vyjde standard H.266, výrobce video přehrávače jen vydá novou verzi, která bude obsahovat kód pro FPGA pro přehrávání H.266 a téměř okamžitě mají všechny procesory (v tu dobu klidně několik let staré) schopnost přehrávat H.266 v HW.
V tom je právě to kouzlo, že FPGA je programovatelné a pomocí SW mění HW.
LOL :D Je ti snáď jasné, že FPGA za dostupnú cenu majú veľmi málo LUT? Ako som písal, nezvládajú ani H265 a o nejakom hypotetickom H266 nemôže byť ani reč.
Popravdě nevím, jak velké jsou dneska LookUp tabulky, FPGA jsem viděl naposledy před 10 lety na VŠ (byly to nějaké Spartany od Xilinxu) a už tehdy měly tabulky hrozně veliké pro naše cvičební účely.
V prvním příspěvku jsem taky psal co by se mi líbilo, ne co je dnes reálné. Ale tím, že se do toho AMD opřelo (ostatně Intel koupí Altery taky), nějaké takové řešení by určitě jednomu (nebo druhému) poskytlo velkou konkurenční výhodu. I když by to bylo pro začátek třeba jen v serverovém segmentu CPU.
To je pravda, už teď Intel dává zbytečně velké GPU do procesorů tak můžou přidat další kousek který využije minoritní množství zákazníků.
Pak je otázka jestli FPGA řešení bude dostatečně energeticky efektivní. Samozřejmě za předpokladu že někdo předělá kód z objektově orientovaných jazyků na kód hradlové logiky což je asi tak o 30 let zpět když to není zdaleka pravidlem na stejné úrovni.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.