Od AMD se očekává vydání nových modelů Ryzen 7/9 9000X3D na CES. Kromě nich se již dříve mluvilo o existenci Ryzen 5 9600X3D, který měl dorazit koncem roku jako reakce na Arrow Lake-refresh. S ohledem na následný odklad Arrow Lake-refresh je pravděpodobnější, že se objeví na CES stejně jako vyšší modely.

• AMD zrychlí herní procesory, 9850X3D posune o +400 MHz nad 9800X3D
• Nové Ryzeny X3D i Zen 5 APU budou uvedeny v lednu na CES

V kontextu V-cache lze zmínit ještě Ryzen 5 5500X3D, který se objevil v srpnu jakožto nejlevnější X3D řešení pro socket AM4. Určený však je pouze trhům latinské Ameriky. Výkonnější obdobou - nejlevnějším X3D řešením pro socket AM5 - by mohl být Ryzen 5 7500X3D. Zmínka o něm se objevila v ceníku e-shopu Westcoast UK a dále na účtu leakera momomo_us, který produktovým číslem 100-000001904 upozornil, že nejde o překlep v názvu (místo Ryzen 5 7600X3D), ale skutečně o nový model.

O jeho parametrech zatím můžeme říct jen to, že nese 6 jader Zen 4 (samozřejmě s podporou SMT, tedy 12 vláken), V-cache, integrovanou grafiku a TDP má nastaveno na 65 wattů. O taktech lze zatím jen spekulovat. Jistě budou nižší než u Ryzen 5 7600X3D, který běží na 4,1 / 4,7 GHz, takže lze uvažovat o cca 3,8-3,9 / 4,5-4,6 GHz.

Datum dostupnosti ani cílový trh zatím není jasné, ale lze očekávat, že toto řešení zamíří primárně na OEM trhy, což naznačuje zmínka o „tray“ v nabídce e-shopu. Dodávky by mohly začít někdy na přelomu roku.

Předpokládá se, že vlna procesorů AMD, která bude ohlášena v lednu na CES, bude poslední zásadní inovací stávající nabídky AMD před ohlášením produktů postavených na architektuře Zen 6. Ta zachová kompatibilitu se stávajícími deskami vybavenými socketem AM5. Zvýší však počet jader na čiplet o 50 % (8 → 12), tím pádem i maximální počet jader z 16 na 24, dále se očekává nárůst IPC lehce nad 10 % a zvýšení taktovacích frekvencí přes 6 GHz. Krom jiného naroste kapacita L3 cache na čiplet z 32 MB na 48 MB, což v kombinaci s vyšším IPC a vyššími takty bude mít příznivý dopad na herní výkon. Ten by mohlo mírně podpořit i přímé spojení čipletů křemík-křemík, které nahradí spoje přes pouzdro s rozhraním SERDES, neboť absence SERDES rozhraní by měla mít pozitivní dopad na latence mezi jednotlivými kousky křemíku.

Menším posunem nemá být ani konkurenční procesorová architektura Nova Lake, která se krom zvýšení IPC chystá rovnou zdvojnásobit počet jader v procesorových dlaždicích a ještě navrch přidat čtyři úsporná jádra do centrální dlaždice. Což znamená 2× (8+16) + 4 = 52 jader celkem. Neočekává se ale, že 52jádrová varianta bude dostupná hned v době vydání, dorazit má zhruba o kvartál později než první vlna produktů.