Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
To je tak, když se v hrůze ze ztráty prvenství přeznačí narychlo serverový procesor a tváří se jako že je HEDT.
I kdyby nic jiného, tak je na AMD sympatické, že s jádry tak neškudlí. Nejlépe je to vidět na Epycu: U Xeonů Intel přidává pomaloučku každou dvojici jadérek jako by šlo o novou řadu, kdežto u AMD to tam hází lopatou po osmi. :-)
AMD ani velmi vymyslat nemoze. Zrejme asymetricke pocty aktivovanych jadier medzi CCX nefunguju takze to musi AMD aktivovat symetricky vo velkych poctoch.
Tiez AMD nemoze jednoducho pridat dalsie jadro do CCX ani dalsi cip do Epyc procesoru, pretoze je to prepojene kazdy s kazdym a AMD by to muselo cele inak navrhnut (vedie to na prilis vela spojov). Na weboch ako ddworld kde tomu nerozumeju tvrdia opak.
Intel vdaka mesh architekture moze "relativne" jednoducho pridavat dalsie jadra (co nejaky cas stoji, mozno i pol rok, ale nemusi to cele inak navrhovat).
Mate nejaky zdroj, ze ktereho cerpate, ze AMD nemuze pridat 2x2jadra a vytvorit 'nativni' 2x6 slepenec?
Mozna to nejde, ale neprijde mi to prilis pravdepodobne. U AMD bude spis problem se zdroji a financovanim. Z tohoto pohledu je jejich navrh genialni, prptoze s minimem zdroju a financi jsou 'jednim' navrhem schopni pokryt nekolik segmentu trhu. Nerikam, ze by nebylo rychlejší mit vic nez jen jeden stavebni prvek 2x4..ale pravdepodobne naklady na dalsi napr 2x6 vs z toho vzesly vykonostni efekt by nebyl dostatecny.
Skuste pohladat na webe. Technicke diskusie a review Epycu/Ryzenu. Tie 4 jadra v CCX su vsetky navzajom prepojene kazdy s kazdym. Koli tomu je problem tam pridat dalsie 2 jadra. Epyc je tiez kazdy cip s kazdym prepojeny, takze ten isty problem.
Je otazne co AMD s tym vymysli. 8 jadro potrebuje koli mainstreamu aby malo lacnu vyrobu. Je mozne ze budu napr. 3-4x CCX po 4 jadrach na jednom cipe. Alebo v ramci CCX AMD zavedie nieco ako Intel mesh a potom pojde i 6 jadro v CCX. Bez zmien to ale nepojde.
Tak u třetí generaci Zenu AMD slibovalo větší změny, tedy rok 2019. Předpokládám že v roce 2018 budou ctít zvýšit frekvence.
Možná to tak je a je to tudíž znouzectnost. Pro zákazníky je to ale jedině dobře. Myslím si ale, že kdyby opravdu chtěli, tak dokáží nějakým způsobem zablokovat každé jedno jádro. Třeba jen softwarově v BIOSu, že prostě OS obdrží počet dostupných jader o 1 nižší nebo tak nějak, ač komunikaci bude jádro vnitřně vyřizovat.
A docela bych se nedivil, kdyby s rostoucím počtem jader Intel za pár let od obřích monolitů upustil. ;-) Nebylo by to poprvé, kdy se něčemu u konkurence vysmívá, aby pak nenápadně opustil svou neperspektivní cestu (Itanium, Rambus...).
Suhlas, je mozne ze Intel strategiu AMD ciastocne okopiruje z uspornych dovodov. Mesh mu sice umoznuje vyrabat stale vecsie a vecsie procesory ale ekonomicky tam limit bude :-)
„Tiez AMD nemoze jednoducho pridat dalsie jadro do CCX ani dalsi cip do Epyc procesoru“
Proč by to měla chtít dělat, když ani jedno z toho nepotřebuje. Čistě pro dobrý pocit internetových diskutérů to jistě dělat nebude. Intel musí být schopný vypínat jádra po menším počtu, jinak by výtěžnost výroby 28jádrového monolitu byla zoufalá a nemohl by na něm rozumně vydělávat.
Jenže řešení AMD, které je skládané z menších kusů křemíku, tenhle problém nemá. 80 % Zeppelinů je plně funkčních a každý jednotlivý lze otestovat, než se z nich procesor složí. Takže když procesor vznikne, je už jasné, že bude plně funkční 32jádrový. Stejně tak lze vytřídit Zeppeliny s plně funkčními 6 jádry, z nichž se pak poskládají 12jádra nebo 24jádra a tak dále. Vše je využito, nic nepřijde vniveč. AMD nepotřebuje mít možnost pro zvýšení výtěžnosti vypínat jádra po dvou u celého zapouzdřeného procesoru, protože tuto možnost má už na úrovni jednotlivých Zeppelinů, ze kterých velký procesor poskládá.
Pokud jde o zvyšování počtu jader do budoucna, zvýší se po přechodu na 7nm proces počet jader na křemíkový modul z osmi na dvanáct. Nic víc pro další vývoj v tomto ohledu není třeba.
@Tiez AMD nemoze jednoducho pridat dalsie jadro do CCX ani dalsi cip do Epyc procesoru@
"Proč by to měla chtít dělat, když ani jedno z toho nepotřebuje. Čistě pro dobrý pocit internetových diskutérů to jistě dělat nebude."
Hned v zavere svojho prispevku si odporujete, AMD totiz chce zvysovat pocet jadier, ma to vo svojej roadmape. AMD neplanuje nic co "nepotrebuje".
"Pokud jde o zvyšování počtu jader do budoucna, zvýší se po přechodu na 7nm proces počet jader na křemíkový modul z osmi na dvanáct. Nic víc pro další vývoj v tomto ohledu není třeba."
Co to zkoušíte za demagogii? Vyvracel jsem vaši větu o tom, že by AMD měla přidávat jádra do CCX nebo zvyšovat počet čipů. Ani jedno z toho nepotřebuje, protože může zvyšovat počet jader v čipu. Tuto možnost jste vůbec neuváděl, takže nevím, čemu by mé tvrzení mělo odporovat.
Skuste sa naucit vyjadrovat. Kam a ako sa tie cipy pridaju? Do dalsieho CCX? Preco to nepopisete? Aky zmysel ma Vasa demagogicka reakcia? To co ste popisali v povodnom prispevku ze sa zvysi pocet jadier na kremikovy modul zahrnuje viacej moznosti, jedna z nich je pridanie jadier do CCX. Takze si tym odporujete.
O moznosti dalsieho CCX som sa zmienil v inom prispevku. To sposobi komplikaciu s rozmermi jadra takze bude asi novy socket (Epyc) a skomplikuje crossbar.
Jak chcete vyvratit moznost pridania jadra do CCX alebo dalsieho cipu do Epyc procesoru? Tvrdenim ze to AMD "nepotrebuje" ? :-)). Citam technicke weby a fora o Epycu a nikto si takto nedovoli argumentovat. Nikto nevie ktoru z moznosti si AMD zvoli. Dajte sem Vas zdroj informacii. Inak sa vasa reakcia neda povazovat za nic ine nez demagogicke tvrdenie.
„Citam technicke weby a fora o Epycu a nikto si takto nedovoli argumentovat.“
Dovolil jsem si argumentovat. To se omlouvám.
„Kam a ako sa tie cipy pridaju?“
Vzhledem k tomu, že o přidávání čipů nic nepíšu - to stále opakujete vy a já to pouze vyvracím - je zřejmé, že moje reakce ani nečtete. Čímž další diskuse ztrácí smysl.
Je evidentní, že Intel se bojí konkurence :-)
bojí? Jen místo stařecké chůze přejde na normální režim. A na podzim TR beztak Rippne :-))
To je otázka, na kolik to 18 jádro poběží
Druhá otázka je, čím se to bude napájet...
zřejmě bude soutěžit s přetaktovaným FX, ale výkon bude drobet jinde .-)
AMD si užije 2-3 měsíce slávy a pak šupky na místo :-)
Jenom jedinec rozumu mdlého by se mohl radovat na tím, když dlouhodobě dominantní hráč na poli x86 CPU za 2-3 měsíce uhasí první náznaky ostřejší konkurence. Asi rád platíš víc než musíš, mdlí jedinče :)
Mimo mdlího 100% souhlasím. Osobně čekám na 1950, není podle mého momentálně alternativy, není lepšího procesoru pro práci. Okolo října chci koupit. AMD splnilo to co říkalo a já s radostí pošlu svou 5930 do pozice klienta renderu. ono pokud je nárůst v renderu +150 % není co řešit. A mne to živý.
1950 je dobra volba pokial cloveku nebude vadit nekonzistentny vykon koli nedostatku optimalizacii na TR a dost odlisne latencie v zavislosti na tom kde sa data nachadzaju (m.2, sata, grafiky, ram) lebo sa budu dotahovat cez infinity fabric.
Člověče ty by ses měl trochu dovzdělat a ne jen papouškovat (špatně pochopené) výroky jiných..
To si jako myslíš, že bez IF jsou latence získání dat všude stejné? :D :D
Realita je taková, že IF je momentálně nejlepší řešení na trhu (lepší, než QPI od Intelu, které navíc není univerzální). Jak návrh, tak implementace je naprosto geniální (každou IF linku můžeš dle potřeby změnit na PCIe nebo několik SATA). Latence pro přístup na SATA disk budou s IF v Ryzenech naopak nezanedbatelně lepší (disk komunikuje přímo s CPU, ne s jižním můstkem - což je v podstatě switch co více věcí spojí na úzkou sběrnici - pokud nekomunikují všechny souběžně a naplno, pak přidává jen drobnou latenci.. Pokud jsou vytížené, je to z hlediska výkonu tragédie).
Optimalizace.. Máš vůbec představu o co jde a jak se to dělá? Pokud ne, neber si je do pusy ;) Skutečnost je taková, že SW optimalizovaný pro Haswell jede dobře i na Zenu (nabízí víceméně stejné instrukční sady). Mikro-optimalizace nikdo nedělá (resp. dělá je kompilátor automaticky) - mimo embedded prostor samozřejmě.. Jediné optimalizace, které má smysl pro Ryzen dělat, je způsob rozhazování vláken a umístění dat v paměti (v případě TR jde v zásadě o NUMA architekturu).. Aplikace využívající velké množství vláken jsou na to už připravené, aplikace využívající málo vláken to nepotřebují a většina aplikací je stejně tak bídně napsána (typicky Java, C#, obecně OOP), že se to nijak optimalizovat nedá.
Je vidiet ze neviete o com rozpravate. Narast latencii je pri pristupe do L3 cache druheho CCX obrovsky. Latencie pri vymene dat 2 vlakien v roznych CCX su tym padom obrovske. To este data nesli cez externy infinity fabric... Neviem preco sem tahate QPI, jedine lebo Vam chybaju argumenty.
Re: optimalizace. Ano ide o NUMA optimalizacie. To vie kazdy clovek co o Ryzenu/Epycu nieco cital. Robite sa chytrym ale v mojom prispevku ste ziadnu chybu nenasiel. Nic nove ste nenapisal a nicim novym ste ma nepoucil.
Cely Vas prispevok je o nicom...
Ten externí IF je prakticky stejně rychlý jako ten vnitřní a také stejně rychlý jako přístup do paměti..
QPI zmiňuji, protože částěčně řeší to, co řeší IF.
O přístupu do L3 jsi ve svém příspěvku vůbec nemluvil, tak neměň téma. A jen tak mimochodem, pro naprostou většinu úloh ta latence mezi CCX vůbec nevadí a přesně tohoto se týkají jakékoliv optimalizace pro Ryzen - lokalita dat a vláken. A jen tak BTW.. Pokud spolu vlákna vícevláknové aplikace hodně komunikují, tak je to špatně udělaná vícevláknová aplikace a přínos více vláken bude tristní (někdy až negativní).
Pokud sis z mého příspěvku nic nevzal, tak jsi ho zřejmě nepochopil. Tváříš se, že znalost máš a tvrdíš, že já ne.. Tak mě pouč ;) Pokud to nedokážeš, tak alespoň nešiř bludy.
A nevím, co mi najednou vykáš, když jsi mi předtím tykal.
Naucte sa zaklady diskusie pokial chcete viest rozumnu diskusiu. Reagovali ste na moj kratky prispevok dlhym kde ste vobec nevyvratili ziadne z mojich tvrdeni. A zacali ste este urazlivym tonom.
Vzdy len doplnate informacie ktore su mi davno zname a este sa pritom tvarite ze ma poucujete....
*facepalm*
Zkus to přečíst znova.. Vyvrátil jsem tvé zavádějící tvrzení o latencích kvůli IF... Ty neexistují kvůli IF (jak ses to snažil podat ty), ale kvůli pomalosti zmíněných zdrojů! Tvoje prohlášení se snaží podsunout, že IF je špatné a Intel takový problém nemá. Je to argumentační klam. Jedinou otázkou zůstává, jestli to děláš naschvál a nebo ze slepé ignorace a fanouškovství.
Jelikož ale tvrdíš, že to vše víš (a tedy to úmyslně zamlčuješ a překrucuješ), tak docházím k závěru, že je to ten první případ. Proč má ovšem někdo potřebu očerňovat jeden produkt ku prospěchu druhého (pokud není markeťák), to mi zůstává záhadou..
Urážlivý tón sis domyslel (pravda, je tu bariéra psané komunikace) a vykáš dál (velice nepříjemné - v úplně prvním příspěvku pod mým komentem jsi začal tykat, tak prostě tykej).
Latencia IF predsa s pomalostou zdrojov dat nesuvisi.... Su to 2 rozne latencie ktore sa scitaju...
Tak jednoduché to zas není - např. řětězením operací se velká část latence sběrnice odbourává. A používá se mnoho dalších přístupů, takže je to ve výsledku poměrně rychlé.
Každopádně udělejme si modelový případ latencí prvního přístupu k SATA disku..
Současná platforma Intelu: CPU =DMI= South Bridge (dnes se tomu někdy říká PCH) =SATA= disk
Příkaz z CPU do disku bude mít latenci DMI (upravené PCIe) + latenci SB + latenci SATA
Současná platforma AMD: CPU =SATA over IF= disk
Přičemž IF > DMI.
Zrovna u disků to ale nic kritického není - v porovnání se samotným přístupem a ukládáním do RAM přes DMA je posílání příkazů zanedbatelné..
V zásadě je dnes podobná situace jako s Athlonem 64, kdy udělala AMD revoluční změnu v architektuře systému integrací NB a zavedením HyperTransportu (kterou o pár let později zkopíroval Intel s QPI). Stejně tak si troufám předpovídat, že Intel bude s příští architekturou (údajně se již na zbrusu nové - ne jen upraveném Core - pracuje) bude následovat vizionářský přístup AMD (velká monolitická jádra se prostě špatně vyrábějí a mají taky zásadní problém s propojením jader a L3 cache bloků - museli se kvůli tomu vzdát poměrně výhodného kruhového uspořádání).
To je predsa jasne...
Ale zalezi od aplikacie ci jej tie latencie budu prekazat.... A to je co si musi kupec rozmysliet.
To ano.. A pokud mu záleží na latenci přístupu k periferiím, je AMD nejlepší volba :)
Jsou ale samozřejmě i úlohy, ve kterých vždycky povede monolitické jádro - např. databázové systémy. Na druhou stranu, AMD ty výkonnostní problémy v takových úlohách poměrně dobře kompenzuje vyšším počtem jader.
To jo :-))
Pre ostatnych diskutujucich tu dam odkaz na porovnanie latencie pri pristupe do pameti u Skylake-X, Broadwell-E a Ryzen. Threadripper bude na tom o trochu horsie pri pristupe do externej pameti koli prechodu cez 2 crossbary (kazdy v 1 jadre).
http://hexus.net/tech/reviews/cpu/107017-intel-core-i9-7900x-14nm-skylak...
Core i9-7900X - 74.7ns
Core i7 - 6950X - 68.1ns
Ryzen 1800X - 86.8ns
"AMD je nejlepší volba :)"
Jsi si vědom, že systémová paměť není periferie..?
To je těžké mluvit s někým, kdo nezná ani základní terminologii, ale přitom má pocit, že je odborník... *sigh*
Ad latence paměti: nemají tam uvedeno jak testovali, takže jsou to v zásadě čísla naprd.. U Ryzenu se bude latence různit podle toho, které jádro kam přistupuje. Vzhledem k jednoduchosti propojovací logiky v rámci jednoho CCX bych se nedivil, kdyby na tom bylo AMD s latencí nejlépe (musí se to ovšem změřit správně a to není nic jednoduchého - běžné nástroje ti jen dají nějaké číslo, ale nevíš, co se tam děje..)
Aby sis nemyslel, že si jen stěžuju a nemám konstruktivní návrh, tak hodím rychlý nástřel..
Chtělo by to celé jedno CCX sebrat plánovači OS (takovéto zásahy se nejsnadněji dělají v Linuxu nebo jiném free OS) a stejně tak odebrat systému celou paměť na příslušném kanálu a pak v privilegovaném režimu provádět měření odezvy.. Jenže něco takového je samozřejmě na obyčejnou recenzi moc práce ;)
Pisal som v prispevku niekde o periferiach? *sigh*
Ten prispevok ako som v nom pisal bol urceny hlavne pre ostatnych diskutujicich. Chapem ze Vas trapia vysoke latencie Ryzenu a fakty rad zamlcujete a prekrucate :-). Reagujete znovu dlhym prispevkom ale vysoke latencie Ryzenu pri pristupe k pametiam nejdu vyvratit, netrapte sa tym :-))
Ale já ANO! "A pokud mu záleží na latenci přístupu k periferiím, je AMD nejlepší volba :)"
A ty vytahuješ moje slova o "nejlepší volbě" z kontextu. Nikdy jsem neřekl, že AMD je nejlepší volba co se týče latence přístupu do paměti - k tomu nejsou konkluzivní čísla! Řekl jsem, že je to nejlepší volba, co se týče latence přístupu k periferiím. Dokonce jsem sám řekl, že v úlohách závisejících na přístupu do paměti a L3 (tak nějak jsem předpokládal, že víš, že právě to je případ mnou zmíněných databázových systémů) je Intel lepší..
Žádné latence Ryzenu mě netrápí (papírové údaje jsou zajímavé, ale ve finále na nich zas tolik nezáleží - viz papírově výrazně lepší údaje Bulldozeru v porovnání se Sandy Bridge a jeho finální výkon ;)) A ač to autoři recenze neuvádí, je prakticky jisté, že se jedná o průměrnou latenci přístupu k paměti - klobouk dolů před IF, když je monolitický čip jen o ~16% lepší!
Jak jsem ale řekl, v rámci jedné CCX bude latence AMD skvělá, do jiného CCX už není (Intel je ale na tom v zásadě stejně - různá jádra jsou různě daleko od různých řadičů) - a kombinací obou a zprůměrováním dostáváme přijatelnou hodnotu. Ve většině úloh ovšem bude hrát roli spíše latence v rámci jednoho CCX, protože máloco využije více než 4 jádra (což se do budoucna částečně změní, některé úlohy už ale prostě lépe paralelizovat nejde).
Zas nepřehánějte, je to pomalejší, ale nic tragického..
to není radost, jen konstatování faktu. A trochu menší rejpnutí na zchlazení přemrštěného nadšení. To že AMD aby někde mohlo zaválet muselo ubrat jinde a bude z toho ostuda je zjevné. A za ty tři měsíce bude opět dvojkou, ale už ne tak výrazně jako předtím. Toliko suchá fakta.
18 jadrový Xeon beží na 2,3-3-3,7 pri 140W, 2,7-3,4-3,7 pri 165W a 3-3,7-3,7 pri 200W TDP, čo je myslím slušné.
Na koľko to ale klesne pri AVX neviem (pokiaľ to bude ešte stabilné :D )
Desktop bude asi niečo medzi tým.
No tak tady se už o frekvenčním náskoku Intelu proti AMD mluvit rozhodně nedá :-))
Bude zajimave sledovat jak to dopadne. Intel musi proti AMD docela krvacet na vyrobnich nakladech, protoze HEDT nema zase tak velke prodeje a presto musi platit s nejvetsi pravdepodnosti vyrobu 3 masek a AMD nemusi vyrabet zadnou, protoze vsechny Zeny jsou jeden a ten samy chip. Kdyz se k tomu zapocte prirozene mensi vyteznost velkych monolitickych CPU, tak muzou byt rozdily ve vyrobnich nakladech docela zasadni.
Jak to vlastne bude s LGA2066? Ted jsou pro nej Core CPU, ale prijdou i Xeony? To by pak davalo vetsi smysl, pokud by slo o stejne chipy s jinym microcodem a delsi validaci jako to byvalo.
Není to jeden samý čip.
CCX moduly pro mainstream Ryzen jsou jiné, než ty co jsou pro EPYC/TR.
Ryzen - jeden CCX má 4C/4T + jeden paměťový kanál, resp. řadič a 8MB L3
TR/EPYC - jeden CCX modul má 8C/16T a každý CCX má dva kanály + 16MB L3, navíc EPYC podporuje šifrování RAM AES-128 a nějaké další featury.
Také není úplně levné spojit na interposeru všechny 2-4 kousky CCX, otestovat to a připájet IHS. Intel bude mít montáž toho monolitu možná jednodušší.
Je ale pravda, že Intel těch masek má ještě víc, protože mobilní dual-core/quad-core CPU, varianty s Iris Pro nebo s PCH na interposeru, různé mainstream desktopy + vyrábí spoustu síťových prvků a dalších věcí, řekl bych, že v tom množství se to ztratí.
AMD má zase spoustu GPU masek a také vyrábí custom věci jako třeba ta APU pro SONY a MS konzole, takže asi taky drží nemalou podporu.
Jsou stejné :
1 ccx - 4 jádra jeden kanál
2 ccx - 4+4 jader 1+1 kanál = zen
2 zeny - Thr
4 zeny - Epyc
Fyzicky se ty kousky křemíku ale liší, nehledě i na počet PCI-E linek.
Jak se fyzicky liší? Část PCIe linek se může přepnout na Infinity fabric pro komunikaci mezi CCX.
Neliší. A PCie linky jsou jen jinak zapojeny.
Pokial viem su rovnake, TR a Epyc maju akurat novsiu reviziu cipu.
Nemáš pravdu.
CCX má 4C/8T, 1 DDR4 kanál a 8MB L3
Ryzen (to die se jmenuje Zeppelin) se skládá ze dvou CCX a má tedy 8C/16T, 2 kanály a 16MB L3
TR se skládá ze dvou Zeppelin, tedy 4 CCX, tedy 16C/32T, 4 kanály a 32MB L3
EPYC se skládá ze 4 Zeppelin, tedy 8 CCX, tedy 32C/64T, 8 kanálů a 64MB L3
Každý Zeppelin má 32 Infinity Fabric, které můžeš konfigurovat také jako PCIe nebo hromadu SATA)
Ryzen má tedy 32, TR má 64 a EPYC má 128. Dvousoketový EPYC má dohromady taktéž 128 (namísto 256), protože polovina (64) linek u každého CPU je využita pro meziprocesorovou komunikaci.
Křemík je to naprosto stejný (maximálně novější revize). Přístup AMD je teď naprosto geniální a výsledky jsou vynikající. Klobouk dolů...
jj, je to fakt dobrá strategie, jak jednoduše nabídnout hromadu produků. Samozřejmně to má i své nevýhody, na druhou stranu si myslím, že AMD se nemohlo rozhodnout lépe. Bouchaj v podstatě jen jeden čip, pak si ho hezky otestují a rozdělí - jedno vadný jádro -> 6, 12 a 24 jádra, nizké takty a všechny šifrovací fičurky behaj -> Epyc a tak dál...
Xeony by snad měly přijít, Gigabyte pro ně na Computexu už měl i vystavenou desku:
https://prohardver.hu/dl/cnt/2017-06/138004/gigabyte_c422_ws.jpg
Vzhladom na to,ze Intel upravuje teraz cennik kazde 3 dni a minuly mesiac stal Xeon 8180M este 17000 USD/kus, co je viac ako 1,7 nasobok ceny novej Skody Fabia v minimalnej vybave, ta ta zmena nieco take naznacuje. Pokial si pravne pamatam, tak to bola novinka k 26.6.2017
Intel® Xeon® processor 28, 26, 24,22, 20, 18, 16, 14, 12, 10, 8, 6 and 4 core versions
Server/Workstation (FC-LGA14)
Jul'17 (07/11)
8180M (38.5M cache, 28 Cores, 56 Threads, 2.50GHz (205W) 10.40 GT/sec Intel® QPI, 14nm)
$13,011
$13,011
https://s21.q4cdn.com/600692695/files/doc_downloads/cpu_price/Jul_14_17_...
Intel ma o dost viac nez 3 masky celkovo a obrat tak velky ze AMD v tom reprezentuje statisticku chybu :-). Vyrobu ma svoju. Takze o nejaku masku viac vobec neriesi.
Ryzeny tiez uz maju aspon 2 masky, pretoze TR bude mat inu reviziu cipu nez standardny Ryzen. A to este nepocitame rozne ES procesory.
Zatím jedu na 7820X, 4.6Ghz/1.09V, max teploty 50st , ano chlazeno kapalinou vč Monoblock na desce, takže teploty VRM max 40st, zatím si nestěžuji, ale mám chutě na 7920X, takže počkám na testy, hlavně ohledně oc a pokud dá aspoň 4.5Ghz jdu do něj. Teplot a napětí se nebojím, systém chlazení mám na kompresoru, ale moc to nepřeháním z důvodu vzniku zbytečného kondenzátu.
7920X bude mat vysoke latencie, doporucujem skor najvyzsi 7980XE a k tomu velmi rychle RAMky. Ich TDP nebude velmi rozdielne, to znamena pri standardnych frekvenciach zhruba rovnaku produkciu tepla. Taktovanie 7980XE bude efektivnejsie z dovodu nizsich frekvencii (kde staci menej V). U Skylake-X je OC nad 4Ghz velmi problematicky lebo raketovo rastie spotreba.
7980XE da tiez 4.5Ghz na par jadier a pri vytazeni vsetkych jadier pobezi na efektivnejsej nizsej frekvencii, je to lepsie nez mat ventilatory na max a plno hluku u 7920X.
Chce to trochu zainvestovat a clovek ma pokoj na vela dokov dopredu. Vykon 7980XE bude masaker.
Jako UPS bych doporučil: https://www.eva.cz/zbozi/34556/elektrocentrala-benzinova-sh2200/
Mezitím nám začínají hořet taktované i7-7800X
https://twitter.com/HardwareUnboxed/status/888225519141093376
Kolik je udavany max voltage? Pokud je to v jeho hranicich, tak by to byl teda dobry pruser :)
Hardware Unboxed ))
Najskor ohnuty pin. To vypalene miesto nieje v strede. Alebo nejaka vyrobna vada.
:D
ono těch plošek je tam spáleno kolem trochu víc... stačí mít dobrý zrak a monitor
Jezisi aku mas z toho radost...
Z čeho tak soudíš? Já se směji tobě, ne Intelu.
Toho obrazku delidnuteho jadra by som sa v pripade 12 a viac jadrovych procesorov zatial zdrzal.
Intel tu pouzije vyssiu die konfiguraciu, ktora moze byt kludne s pajkou.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.