Detaily technologie budou prezentovány na VLSI sympoziu v japonském Kjóto. Dle sdělení IBM lze s touto technologií přejít od (budoucích) 7nm čipů o počtu až 20 miliard tranzistorů k výrobě 5nm čipů zvících i 30 miliard tranzistorů v daném stejném rozměru čipu (velikosti nehtu, mimochodem).

Technologie používá vrstvené „nanolisty“ v GAA tranzistorech (Gate-All-Around). Technicky vzato jde o určité podstatné vylepšení stavějící na současných FinFET technologiích. Budoucí 5nm čipy by měly oproti současné špičce, tedy 10nm generaci, dávat o 40 % vyšší výkon při stejném odběru, resp. o 75 % lepší úsporu energie při stejném výkonu (nový proces tedy bude větším pokrokem v oblasti energetické efektivity, nikoli v dosahovaných výkonech / frekvencích).

Na vývoji technologiích využívajících „nanolisty“ pracuje IBM více než 10 let. V tomto oboru jde o první takový dokončený výzkum, který prokázal možnost nasazení v reálné výrobě. Cesta k ní ale samozřejmě ještě chvíli potrvá. V procesu bude též použita extrémní ultralitografie (EUV), stejně jako u dokončovaného 7nm procesu