Neznáte někdo link na rozumě a lidsky podané ucelené info o srovnání výrobních procesů CMOS, SOI, low-k/high-k/metal gate,....?
Pojmem "rozumě a lidsky podané" myslím něco, co je na úrovni učebnice pro střední školy, nikoliv skript elektrotechnologie FEL ČVUT. :-P

Víš, ony jsou to poměrně pokročilé věci, na kterých fyzici, chemici a matematici pracují roky, takže nemůžeš čekat, že budou někde podané stylem středoškolské učebnice.

to ThomasBlue: Řekl bych, že nemáš až tak úplně pravdu. Cokoliv, jakkoliv složitý problém, je možné podat s určitou mírou nadhledu. Vždy jen záleží na tom, jak velký ten nadhled a tím i zanedbání informací, které jsou pod rozliřovací mírou daného nadhledu, bude. ;)
Viz. ku příkladu třeba takový Stephen Hawking a jeho knihy "Stručná historie času" a "Vesmír v kostce", kde je i pro každého laika velmi přístupnou formou popsaná jinak velmi složitá fyzika. ;)

Ma: je to jednoduche, kazda ta vec opisuje jednu cast celeho procesu. Je to asi ako opisovat auta popismi: "16-ventilove", "17-palcove", "karbonove", "elektronove", "odlievane", "odlahcene", "zelene" a potom to vzajomne porovnavat.
Skratka nezmysel.

Bavime sa vo vseobecnosti o FET tranzistoroch. To ako zaklad.

"HKMG" je referencia na Hf2O5 ak sa memylim v materiale izolatoru hladla. Da sa pouzit v akomkolvek procese. Na jeho pouzitie som poukazal v roku 2002 tusim :D. "MG" znamena ze hradlo samotne je z kovu a nie napriklad z polykrystalickeho kremiku. Ten sa pouzival prave lebo kovove hradla neboli za urcitychpodmienok take dobre :D
"Higk-k" obvykle naznacuje ze dielektricka konstanta izolatoru hradla je o poznanie vacsia ako pri SiO2.

"Low-K" obvykle naznacuje ze pouzity izolacny material na 3. a vyssej urovni metalizacie (poschodie kovovych prepojov) je polyimid, alebo dokonca komorkovy polyimid alebo cokolvek. Podakujte IBM, polyimid a meď zaviedli oni.

CMOS. Complementary Metal Oxide Semiconductor. Referencia na zakladny proces kde hradla boli z toho isteho kovu co aj vsetky vodice naokolo, boli tam zladene P-MOS and N-MOS tranzistory, takze invertor si spravil jednym PMOS a jednym NMOS tranzistorom "spojenymi" spolu. Material izolatoru hradla je SiO2, takisto ako vsetky izolanty naokolo. Na zakladnu vyrobu potrebujete kremik a hlinik a dopanty. Pohodka kakavko.

SOI je stara vec, povodne SOS alebi GaAs na zafire. SOS - Silicon on sapphire.
Uzasna vec ktoru zacali na 90nm node pouzivat v AMD, Chartered a IBM bola ta ze ste mali zakladnu kremikovu dosku nepodstatnej cistoty, tu ste zaoxidoval, vylestili a tak ste mali krasnu, lacnu plochu izolantu. Na tu sa pokracovalo obvyklym planarno-epitaxnym procesom, takze vrstva kremiku ktora sa tam naniesla sa stala tranzistormi, cistota zarucena, parametre tiez, zvody medzi susediacimi tranzistormi nepatrne. Preto aj 130nm Winchester mohol mat sopotrebu jen ~10W wo Windowse na 1.8GHz (Athlon64 3000+).

Klasicky proces je "bulk" cize to iste ako pri bipolarnych tranzistoroch, do jedneho platu ponarate struktury dopovanim na zaciatok, ziadny izolant ako podkladovy material. Pouziva logicky ine postupy a tvary na oddelenie susediacich tranzistorov. Podkladovy kremik musi mat tip-top cistotu. Takzvany "SiGe" material je vlastne len kremikovy FET len priserne predopovany germaniom v kanale tranzistoru. (nie percento, ale zliatina 1:2 alebo podobne). Dnes sa prakticky vsetky rychle tranzistory daju oznacit za SiGe tranzistory.

Ako zdroj informacii s obrazkami a vysvetlenim odporucam sledovat tlacove spravy IBM Press.

napriklad:
# Single z10 equal to nearly 1,500 x86 servers
# Up to 85% less energy costs
# Up to 85% smaller footprint
# Consolidates x86 software licenses at up to a 30-to-1 ratio.
# Mainframe goes Quad-Core

http://www-03.ibm.com/press/us/en/photos.wss

to jojo2: Díky za reakci. První příspěvek byl pro první orientaci výborný. Ten druhý, probírat se tiskovými zprávami, to jsem na mysli zrovna neměl. Myslel jsem spíš nějaký ucelený, jedním stylem napsaný kurz v míře abstrakce tak na úrovni střední školy.
Jak už to tak bývá, info bylo na dosah ruky - stačilo jen se mrknout na Wikipedii a jsme doma - je tam velmi názorný popis všech uvedených záležitostí, vč. odkazů na kvalitní zdroje, atd... :-P

pre strednu skolu:

HKMG - pouziva sa iny material pre izolacnu vrstva tranzistora. Pretoze pri pouziti klasickeho by to nefungovalo. Dovod je ze pri 45 nm pozadujeme extremne tenku vrstvu (hrubka par atomov). Ked pouzijeme High-k material mozeme pouzit hrubsiu izolacnu vrstvu. To je cele.
Metal gate je kovove hradlo -> nahrada za polykrystalicke. Dovod je ze pod klasickym poly-krystalickym hradlom vznika ochudobnena vrstava (gate depletion effect). Tato vrstva ako keby ukrajovala s tej uz tak extremne malej hrubky izolacneho materialu.

Low-K - presny opak high-k-> u prepojeni pozadujeme aby spoje mali minimalnu kapacitu -> idealne vakum <- tu technologiu ma tusim IBM

CMOS -> techologia ktora spaja techologiu P kanaloveho a N kanaloveho tranzistora MOS.

SOI -> je v podstate vrstva kremiku narastena na izolacnej podlozke. Dovod -> znizenie zvodov mediz tranzistormi.

pre porovnanie High-k v podstate znizuje zvodovi prud tranzisotra.

poznamka MG - nie je len oxid hafnia
a u MG je tiez viaz pristupov a materialov ale hovori za hlavne o Rutheniu. V materialoch intelu som nasiel iba izolacny material Hafnium based a elektroda (hradlo) ruthenium based, aj ked Ru v neskorsich info zmyzlo. V poslednej dobe som ale ani nehladal :(
Ked mate blizsie info dajte pls vediet.

Keby chcel niekto viac info k HKMG mozem poskytnut neni problem :)

P.S. sorry za gramatiku

paco: vsetky materialy ktore sa zvazovali ako buduce materialy na izolant hradla najdes v IBM Journal, spred par rokov.
Co sa tyka SiGe tak v SiGe VF tranzistoroch ho je az az, a nielen na predpinanie, samotny kanal na porchu mal tusim 20%Ge, bocne zapuste asi 40-60% Ge, atd. Bolo tam toho viac a 2D a 3D obrazky skenovanych bocnych prierezov tranzistormi najdete u IBM :P
Samozrejme, su tam aj uvedene materialy, hrubky, vyhody a nevyhody, atd.