Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Programovatelné hradlo se využívá pří návrhu grafických karet, procesorů atd, ne?
"Programovatelné hradlo" - myslím samozřejmě pole programovatelných hradel :)
neni to spis programovatelne pole hradel? neprogramuji se hradla, ale jejich propoje (pole)
Asi jo, dává to větší smysl, opraveno :).
Říka se tomu "programovatelné hradlové pole".
Budu ti věřit a naposledy opravuji nadpis :-). Jestli máš pravdu, pak díky, jestli ne, běda ti ;-).
Jinak FPGA (já občas použiji od firmy Xilinx) se v embeded aplikacích používají relativně často. Toto řešení je takové napůl. Smysl to bude mít až ve chvíli, kdy to bude rovnou na čipu SoC a rozhraní mezi FPGA a CPU nebude omezovat dostupná hradla.
Umím si představit implementaci DSP jednotek pro regulátory, audio a video, implementaci rychlého šifrování, přepínačů velmi rychlých komunikačních linek pro multiprocesorové sestavy atd.. Jen bych to rád viděl i u jader ARM, Coldfire a Mips. Něco podobného mají integrované mikrokontrolery od Cypress, ale zde lze vytvářet i analogové obvody. Rozsah je ovšem násobně menší.
Altera má v poslední generaci svých polí podporu PCIe přímo zadrátovanou, tzn. že pro připojení k PCIe nespotřebováváš vůbec nic, naopak, když PCIe nepotřebuješ, zbude ti v poli kus obvodu nevyužitý. Na tom obrázku mají Soft PCIe pouze z toho důvodu, že to lze také - třetí strany (nebo i Altera sama) prodávájí IP funkce, které se připojí přímo na výstupy a celý protokol PCIe řeší tahle funkce a zadrátovaný HW se objede. Ovšem proč by to někdo dělal, když má celou PCIe zadarmo rovnou v obvodu, že?
propojeni Atom - FPGA je pres 1x PCIe (hard IP), tam kde je treba vyssi propustnosti, lze pridat druhou PCIe linku (soft IP)
Nebo pole programovatelných hradlových polí? http://www.dinigroup.com/new/products.html :D
Myslim, ze obvykle ne. Bezne procesory jsou vyrobeny "natvrdo". Nektere z poslednich asi mohou byt castecne programovany microkodem (coz ma k hradlovemu poli asi nejbliz) ale zakladni funkce budou (skoro) urcite natvrdo (radic pameti, radic sbernice, cache, registry, .....) Samotne hradlove pole je bez naprogramovani uplne k nicemu a pokud neni programovane napriklad jako flash pamet, musi byt pohromade s pocitacem, ktery jej vzdy po stratu naprogramuje.
Myslím, že podstatná část co psal, byla "při návrhu". A tam se rozhodně používají. Řekl bych, že ani společnosti jako intel nedělají rovnou ASIC.
Nepoužívají, jednak to nemá logiku a pak největší FPGA obsahují řádově 6M ekvivalentních NAND hradel, kdežto takovy i7 obsahuje 1. 7 miliardy tranzistoru, tedy o dva řady vice.
Vývoj procesoru je z časti záležitos architektury tak je porad rozhodujici nápad člověka a softwarova simulace v softweru, pak je to záležitost implementace do chipu, kde opět pomáhají sw modely a prostě se zkouší co to udělá.
To neni pravda, existuji i FPGA simulace, kde neni jedno fpga ale cele pole takovych cipu. A bezi to o nekolik radu rychleji nez sw simulace
V FPGA může být Z80 a Intel Atom může fungovat jako hypervizor pro virtualizovaná ZX Spectra :-)
LOL!:)
Skoda, ze nepisou kolik to bude mit pameti a jak rychle to pofrci, ale ZXko by se tam urcite veslo:o) Kdyby ty desky jak ma Kontron byly za nejakou slusnou cenu, tak by me napadala hned hromada vyuziti:)
Už vidím proof of concept rootkity, které budou přímo v CPU... a hardwarově akcelerované :-D
- Mimochodem rootkit ve firmwaru síťové karty Broadcom je už dnes realitou.
to to muzete rovnou napsat pro AMT jez je soucasti VPRO od intelu.. jeden tajny procesurek se prece mezi tolika miliardami tranzistoru ztrati ;)
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.