Ten obrázek jsem nepochopil.
Ja si to představuju tak, že v klasické paměti to funguje takto1.35V=1 a 0V=0.
Tak nás to učili na škole.
GDDR6X to bude mít například přibližně takto:
0V=00
0.5V=01
1V=10
1.35V=11
+1
-2
-1
Je komentář přínosný?
Ten obrázek jsem nepochopi.
samuel-007 (neověřeno) https://diit.cz
7. 9. 2020 - 00:13https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuseTen obrázek jsem nepochopil.
Ja si to představuju tak, že v klasické paměti to funguje takto1.35V=1 a 0V=0.
Tak nás to učili na škole.
GDDR6X to bude mít například přibližně takto:
0V=00
0.5V=01
1V=10
1.35V=11https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuse#comment-1307953
+
Jj vypadá to že budou prostě 4 stavy. Ten obrázek bude z nějaké analýzy, zda se dají dobře rozlišovat úrovně, normálně tam musí být ve chvíli samplování jednoznačný rozdíl mezi všema úrovněma po libovolné kombinaci přechodů z předchozího stavu.
7. 9. 2020 - 02:30https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuseJj vypadá to že budou prostě 4 stavy. Ten obrázek bude z nějaké analýzy, zda se dají dobře rozlišovat úrovně, normálně tam musí být ve chvíli samplování jednoznačný rozdíl mezi všema úrovněma po libovolné kombinaci přechodů z předchozího stavu.
Třeba 1G ethernet https://en.wikipedia.org/wiki/Pulse-amplitude_modulationhttps://diit.cz/clanek/micron-ohlasil-gddr6x/diskuse#comment-1307954
+
Ten obrázek jen ukazuje realitu přepínání jednotlivých stavů proti těm učebnicovým obdélníkovým impulzům. V učebnici to vypadá krásně. V jeden okamžik logická nula na úrovni 0 V, v další okamžik logická jednička na úrovni 1,35 V. Jenže kdyby to fungovalo tak jednoduše jako v učebnici, nemusíme nic řešit, jen zvedneme frekvenci a přeneseme více dat za jednotku času, případně nastavíme víc těch napěťových úrovní s tím samým výsledkem.
+1
-1
-1
Je komentář přínosný?
Ten obrázek jen ukazuje
radek-holecek (neověřeno) https://diit.cz
7. 9. 2020 - 07:17https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuseTen obrázek jen ukazuje realitu přepínání jednotlivých stavů proti těm učebnicovým obdélníkovým impulzům. V učebnici to vypadá krásně. V jeden okamžik logická nula na úrovni 0 V, v další okamžik logická jednička na úrovni 1,35 V. Jenže kdyby to fungovalo tak jednoduše jako v učebnici, nemusíme nic řešit, jen zvedneme frekvenci a přeneseme více dat za jednotku času, případně nastavíme víc těch napěťových úrovní s tím samým výsledkem.
https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuse#comment-1307955
+
Radeji si nic nepredstavujte, ale podivejte se bud do dokumentace konkretniho obvodu, nebo jeste lepe do JEDEC standardu. U pameti se to vicemene prekryva, vyjma par modelu ktere jsou schopny overclocku nad ramec toho, co pozaduje standard.
U techto rychlych veci se tedy pouziva porovnani s referenci oznacenou Vref - tj. zjednodusene je 0 pri X<Vref a 1 pri X>Vref. U GDDR6 se pouzivaji standardy POD135 nebo POD125 (POD = pseudo-open-drain, pri 1.35V res 1.25V), s tim ze Vref ma byt 0.7 VDDQ (nebo 0.725 VDDQ).
Takze pro 1.35V napeti pro komunikacni piny je 0 cokoliv pod 0,945V a 1 cokoliv nad 0,945V.
Pozn. DDR4 pouzivaji taky POD, konkretne POD12 (tj pri 1.2V).
+1
+3
-1
Je komentář přínosný?
Radeji si nic nepredstavujte,
danieel https://diit.cz/profil/danieel
7. 9. 2020 - 10:35https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuseRadeji si nic nepredstavujte, ale podivejte se bud do dokumentace konkretniho obvodu, nebo jeste lepe do JEDEC standardu. U pameti se to vicemene prekryva, vyjma par modelu ktere jsou schopny overclocku nad ramec toho, co pozaduje standard.
U techto rychlych veci se tedy pouziva porovnani s referenci oznacenou Vref - tj. zjednodusene je 0 pri XVref. U GDDR6 se pouzivaji standardy POD135 nebo POD125 (POD = pseudo-open-drain, pri 1.35V res 1.25V), s tim ze Vref ma byt 0.7 VDDQ (nebo 0.725 VDDQ).
Takze pro 1.35V napeti pro komunikacni piny je 0 cokoliv pod 0,945V a 1 cokoliv nad 0,945V.
Pozn. DDR4 pouzivaji taky POD, konkretne POD12 (tj pri 1.2V).https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuse#comment-1307980
+
7. 9. 2020 - 22:10https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuseDěkuji všem. Teď mi to je jasnější. https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuse#comment-1308024
+
GDDR6X majú len 1GB? GDDR6 mali predsa až 4 GB. Koľko čipov má RTX 3090? Bol som v tom, že 6 x128 bit.
+1
-1
-1
Je komentář přínosný?
GDDR6X majú len 1GB? GDDR6
lubo76 https://diit.cz/profil/lubomir-galdun
7. 9. 2020 - 09:01https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuseGDDR6X majú len 1GB? GDDR6 mali predsa až 4 GB. Koľko čipov má RTX 3090? Bol som v tom, že 6 x128 bit.https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuse#comment-1307957
+
Podle fotek je kolem GPU 12 paměťových čipů. A dalších 12 je pravděpodobně z druhé strany toho plošného spoje.
+1
+1
-1
Je komentář přínosný?
Podle fotek je kolem GPU 12
radek-holecek (neověřeno) https://diit.cz
7. 9. 2020 - 09:39https://diit.cz/clanek/micron-ohlasil-gddr6x/diskusePodle fotek je kolem GPU 12 paměťových čipů. A dalších 12 je pravděpodobně z druhé strany toho plošného spoje.https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuse#comment-1307963
+
24 čipov = 16 bit/čip?? Viem o 32 bit/čip u RTX 2080 Ti a o 128 bit u bežných.
+1
0
-1
Je komentář přínosný?
24 čipov = 16 bit/čip?? Viem
lubo76 https://diit.cz/profil/lubomir-galdun
7. 9. 2020 - 10:48https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuse24 čipov = 16 bit/čip?? Viem o 32 bit/čip u RTX 2080 Ti a o 128 bit u bežných. https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuse#comment-1307984
+
Pro oboustranne osazene desky se pouziva "clamshell design" - a slouzi to k navyseni kapacity - puvodni GDDR6 pamet ma 2x 16-bit kanaly, dve pameti v clamshell maji kazda aktivni jen 8bit v kazdem kanalu (tj. obvod na jedne strane desky jede v 2x 8-bit) - s tim ze liche bajty jdou tedy na jeden cip, sude na druhej cip (na protejsi strane desky).
Pro GPU se obe varianty tvari jako 2x16bit, jen ta oboustranna ma 2x vetsi adresovatelnou kapacitu.
+1
+3
-1
Je komentář přínosný?
Pro oboustranne osazene desky
danieel https://diit.cz/profil/danieel
7. 9. 2020 - 11:31https://diit.cz/clanek/micron-ohlasil-gddr6x/diskusePro oboustranne osazene desky se pouziva "clamshell design" - a slouzi to k navyseni kapacity - puvodni GDDR6 pamet ma 2x 16-bit kanaly, dve pameti v clamshell maji kazda aktivni jen 8bit v kazdem kanalu (tj. obvod na jedne strane desky jede v 2x 8-bit) - s tim ze liche bajty jdou tedy na jeden cip, sude na druhej cip (na protejsi strane desky).
Pro GPU se obe varianty tvari jako 2x16bit, jen ta oboustranna ma 2x vetsi adresovatelnou kapacitu.https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuse#comment-1307988
+
Vychádzal som z RAM. Tie sú 64 bit. Gtx 1650S má 128 bit a 4 čipy, tak používa 64 bit. Mea culpa.
+1
0
-1
Je komentář přínosný?
Vychádzal som z RAM. Tie sú
lubo76 https://diit.cz/profil/lubomir-galdun
8. 9. 2020 - 08:38https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuseVychádzal som z RAM. Tie sú 64 bit. Gtx 1650S má 128 bit a 4 čipy, tak používa 64 bit. Mea culpa. https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuse#comment-1308041
+
7. 9. 2020 - 09:47https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuse"či, chcete-li, Gb/s" - jo, radsej Gb/s, presnejsie Gb/s/bus-bit, menej zmatocny zapis Gbps/bus-bit
"...na čip..." pozor, mysli sa na cip, alebo na puzdro !?!?!? cip je napr. jedna vrstva tohoto:
https://pcper.com/wp-content/uploads/2010/02/9f30-toshiba-mmc-stack.jpg
puzdro - to su tie cierne bazmegy, DRAM ci NAND s mnohyyyyyyymi vrstvami cipov na sebe:
https://pcper.com/wp-content/uploads/2010/02/ad8a-x25-top.jpghttps://diit.cz/clanek/micron-ohlasil-gddr6x/diskuse#comment-1307967
+
GDDR6 (12Gb/s):
WCK 3GHz pro QDR data s PLL = 12Gb/s
WCK pro puladresy (3 GT/s)
WCK/2 pro prikazy (1.5 GT/s)
WCK v DDR rezimu jen pro pomale rezimy** (pokud je max WCK 3GHz, tak to znamena 6Gb/s data) a pak zaroven plati kadence puladres ve WCK/2 (1.5 GT/s) a prikazu ve WCK/4 (0.75 GT/s).
GDDR6X (PAM4) bude nejspis mit zachovano vse podle QDR casovani, jen vystup se transformuje ze 4 sekvencnich datovych bitu na 2 sekvencni ve 4 urovnich (3GHz WCK v PAM4 modu je 6 PAM4 GT/s = 12 Gb/s).
EDIT: Nemuzu najit co je limit pro pomaly rezim, ale zrejme dava vetsi smysl petina puvodniho WCK (600 MHz) takze pri desetine puvodniho BW (protoze je tam ten 2:1 pomer pri prechodu z QDR na DDR), tj. cca 1200 Mb/s.
+1
0
-1
Je komentář přínosný?
Mluvit o cemkoliv v GHz tady
danieel https://diit.cz/profil/danieel
7. 9. 2020 - 10:25https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuseMluvit o cemkoliv v GHz tady nedava smysl, pokud to neuvedete o co jde. Prosim pouzivejte GT/s (pro prenosy), nebo Gb/s (pro data).
Viz strana 11:
Figure 10: WCK Clocking Frequency and EDC Pin Data Rate Options
https://www.micron.com/-/media/client/global/documents/products/technical-note/dram/tned03_gddr6.pdf
GDDR6 (12Gb/s):
WCK 3GHz pro QDR data s PLL = 12Gb/s
WCK pro puladresy (3 GT/s)
WCK/2 pro prikazy (1.5 GT/s)
WCK v DDR rezimu jen pro pomale rezimy** (pokud je max WCK 3GHz, tak to znamena 6Gb/s data) a pak zaroven plati kadence puladres ve WCK/2 (1.5 GT/s) a prikazu ve WCK/4 (0.75 GT/s).
GDDR6X (PAM4) bude nejspis mit zachovano vse podle QDR casovani, jen vystup se transformuje ze 4 sekvencnich datovych bitu na 2 sekvencni ve 4 urovnich (3GHz WCK v PAM4 modu je 6 PAM4 GT/s = 12 Gb/s).
EDIT: Nemuzu najit co je limit pro pomaly rezim, ale zrejme dava vetsi smysl petina puvodniho WCK (600 MHz) takze pri desetine puvodniho BW (protoze je tam ten 2:1 pomer pri prechodu z QDR na DDR), tj. cca 1200 Mb/s.https://diit.cz/clanek/micron-ohlasil-gddr6x/diskuse#comment-1307976
+
Ten obrázek jsem nepochopil.
Ja si to představuju tak, že v klasické paměti to funguje takto1.35V=1 a 0V=0.
Tak nás to učili na škole.
GDDR6X to bude mít například přibližně takto:
0V=00
0.5V=01
1V=10
1.35V=11
Jj vypadá to že budou prostě 4 stavy. Ten obrázek bude z nějaké analýzy, zda se dají dobře rozlišovat úrovně, normálně tam musí být ve chvíli samplování jednoznačný rozdíl mezi všema úrovněma po libovolné kombinaci přechodů z předchozího stavu.
Třeba 1G ethernet https://en.wikipedia.org/wiki/Pulse-amplitude_modulation
Ten obrázek jen ukazuje realitu přepínání jednotlivých stavů proti těm učebnicovým obdélníkovým impulzům. V učebnici to vypadá krásně. V jeden okamžik logická nula na úrovni 0 V, v další okamžik logická jednička na úrovni 1,35 V. Jenže kdyby to fungovalo tak jednoduše jako v učebnici, nemusíme nic řešit, jen zvedneme frekvenci a přeneseme více dat za jednotku času, případně nastavíme víc těch napěťových úrovní s tím samým výsledkem.
Radeji si nic nepredstavujte, ale podivejte se bud do dokumentace konkretniho obvodu, nebo jeste lepe do JEDEC standardu. U pameti se to vicemene prekryva, vyjma par modelu ktere jsou schopny overclocku nad ramec toho, co pozaduje standard.
U techto rychlych veci se tedy pouziva porovnani s referenci oznacenou Vref - tj. zjednodusene je 0 pri X<Vref a 1 pri X>Vref. U GDDR6 se pouzivaji standardy POD135 nebo POD125 (POD = pseudo-open-drain, pri 1.35V res 1.25V), s tim ze Vref ma byt 0.7 VDDQ (nebo 0.725 VDDQ).
Takze pro 1.35V napeti pro komunikacni piny je 0 cokoliv pod 0,945V a 1 cokoliv nad 0,945V.
Pozn. DDR4 pouzivaji taky POD, konkretne POD12 (tj pri 1.2V).
Děkuji všem. Teď mi to je jasnější.
GDDR6X majú len 1GB? GDDR6 mali predsa až 4 GB. Koľko čipov má RTX 3090? Bol som v tom, že 6 x128 bit.
Podle fotek je kolem GPU 12 paměťových čipů. A dalších 12 je pravděpodobně z druhé strany toho plošného spoje.
24 čipov = 16 bit/čip?? Viem o 32 bit/čip u RTX 2080 Ti a o 128 bit u bežných.
Pro oboustranne osazene desky se pouziva "clamshell design" - a slouzi to k navyseni kapacity - puvodni GDDR6 pamet ma 2x 16-bit kanaly, dve pameti v clamshell maji kazda aktivni jen 8bit v kazdem kanalu (tj. obvod na jedne strane desky jede v 2x 8-bit) - s tim ze liche bajty jdou tedy na jeden cip, sude na druhej cip (na protejsi strane desky).
Pro GPU se obe varianty tvari jako 2x16bit, jen ta oboustranna ma 2x vetsi adresovatelnou kapacitu.
Oprava: bežné VRAM majú 64 bit/čip.
Kde beres takovou informaci? Citation needed!
Idealne rekni co za soucastku myslis... protoze bezne GDDR5 pametove obvody maj 32bit, GDDR6 2x16 bit.
Vychádzal som z RAM. Tie sú 64 bit. Gtx 1650S má 128 bit a 4 čipy, tak používa 64 bit. Mea culpa.
"či, chcete-li, Gb/s" - jo, radsej Gb/s, presnejsie Gb/s/bus-bit, menej zmatocny zapis Gbps/bus-bit
"...na čip..." pozor, mysli sa na cip, alebo na puzdro !?!?!? cip je napr. jedna vrstva tohoto:
https://pcper.com/wp-content/uploads/2010/02/9f30-toshiba-mmc-stack.jpg
puzdro - to su tie cierne bazmegy, DRAM ci NAND s mnohyyyyyyymi vrstvami cipov na sebe:
https://pcper.com/wp-content/uploads/2010/02/ad8a-x25-top.jpg
Mluvit o cemkoliv v GHz tady nedava smysl, pokud to neuvedete o co jde. Prosim pouzivejte GT/s (pro prenosy), nebo Gb/s (pro data).
Viz strana 11:
Figure 10: WCK Clocking Frequency and EDC Pin Data Rate Options
https://www.micron.com/-/media/client/global/documents/products/technica...
GDDR6 (12Gb/s):
WCK 3GHz pro QDR data s PLL = 12Gb/s
WCK pro puladresy (3 GT/s)
WCK/2 pro prikazy (1.5 GT/s)
WCK v DDR rezimu jen pro pomale rezimy** (pokud je max WCK 3GHz, tak to znamena 6Gb/s data) a pak zaroven plati kadence puladres ve WCK/2 (1.5 GT/s) a prikazu ve WCK/4 (0.75 GT/s).
GDDR6X (PAM4) bude nejspis mit zachovano vse podle QDR casovani, jen vystup se transformuje ze 4 sekvencnich datovych bitu na 2 sekvencni ve 4 urovnich (3GHz WCK v PAM4 modu je 6 PAM4 GT/s = 12 Gb/s).
EDIT: Nemuzu najit co je limit pro pomaly rezim, ale zrejme dava vetsi smysl petina puvodniho WCK (600 MHz) takze pri desetine puvodniho BW (protoze je tam ten 2:1 pomer pri prechodu z QDR na DDR), tj. cca 1200 Mb/s.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.