Copyright © 1998-2025 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2025 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
"jde prakticky přesně o dvojnásobek plochy čipletu 8jádrového Zen 2."
z toho vyplyva, ze s ohledem na spotrebu kremiku je vlastne pro ne vyroba APU "nevyhodna"? :-) nemohou pouzit levnejsi 12nm a nacenit ho bezmala jako 2*8c? to asi pujde tezko - i kdyz ceny nejsou znamy...
Samostatné procesory potřebují ještě 12nm IO čiplet, takže to nelze srovnávat přímo. Museli bychom znát ceny obou procesů a přesnou výtěžnost.
ano, proto rikam bezmala... slo mi o ten 7nm kremik, za ktery plati asi pekny peniz TSMC ;-)
Je potřeba mít na paměti, že cena každého procesu postupem času klesá a na 7nm procesu TSMC vyrábí AMD již dost přes rok. Právě ten rok může být doba, kdy výtěžnost stoupne a cena klesne natolik, že je výroba 150mm² APU rentabilní.
Na CESu se zástupci AMD vyjádřili, že chipletovou variantu APU (dotaz asi mířil na 7nm+7nm) zavrhli mj. i s ohledem na energetickou náročnost vzájemné komunikace. Celkové TDP je jedním z hlavních omezujících faktorů, je škoda jím mrhat na jalovou (výkon nepřinášející) činnost.
Aby taky to, co ušetří na 12nm čipletu nedali za interposer :)
To si vlastně uvědomuju jeden aspekt /a asi nikdo z nás to nemůže vědět/, jestli tu cenu nemají střiženou třeba na rok... Nebo opravdu objednat vyrobu čipu znamená nějaká downpayment a 3 měsíce výroby a potom "my vám řekneme, za kolik to toto čtvrtletí vyrábíme a domluvíme další cenu"? Těžko říct, možná je rok (objem) minimum, možná něco mezi... nevíme. Ale pochybuju, že TSMC hned startuje k jednacímu stolu "jé, my to vyrábíme levněji, než jsme předpokládali a dáme vám slevu"... po x měsících, po roce...
Eh?
Ta cena je vyjednana tak, ze se pocita s urcitym poklesem po danem obdobi. Takze to muze byt treba, nejaka cena s tim ze po trech mesicich spadne o tolik a za dalsi obdobi zase o neco. Tohle je normalni zpusob zakazek v tomhle odvetvi. Domluvi se nejaka zakladni cena a pak pokles o neco treba v kazdem kvartale.
Jaká je minimální velikost čipu aby se tam vlezly všechny sběrnice které APU musí obsahovat?
- dvoukanál DDR4
- PCIe
- USB3
Aby to nakonec nevyšlo tak, že těch 8 jader tam museli přidat aby se vůbec vešli do té minimální velikosti. Vím že no-x tohle umí spočítat u GPU a bylo by docela zajímavé vědět kde je limit u CPU.
Minimální velikost čipu je daná velikostí přísavky na lince, která to bere. Čili třeba 2x2 milimetry. Zbytek otázky nechápu.
Ty si neporozumel otázke...ten procesor musím mať nejaký počet kontaktov (dátových a napájacích), ktoré do neho musíš dostať (externe zbernice s ktorými komunikuje zo zvyškom sveta, alebo ho napájajú) a na to potrebuješ nejakú minimálnu plochu, prípadne obvod, do ktorého sa ten počet kontaktov (pinov) zmestí.
Přesně tak, kontakty jsou vyvedeny po obvodu hrany čipu, takže záleží na obvodu. Každá sběrnice potřebuje určitý počet kontaktů... krát počet sběrnic... krát rozměr kontaktu na destičce čipu který je pořád stejně velký... rovná se nějaká minimální délka obvodu.
DDR4 má 288 pinů, takže pro dvoukanál to je celkem 576
Tady je pěkný obrázek jak Ryzen 3000 má ten IO čiplet úplně obsypaný vodivými drahami, přičemž samotný čiplet s jádry má jen jednu hranu s IF sběrnicí:
https://www.techpowerup.com/256511/amd-ryzen-3000-matisse-i-o-controller...
IO Die Ryzenu má 125mm2 ...cca 13x9.5 mm což po odečtení delší hrany znamená že minimální obvod je cca 32mm..... což znamená minimální hranu 8mm a plochu min 64mm2.
Čím ty čipy od sebe řežou? Jestli nějakou kapalinou, tak by strany čipu mohly být i jiný geometrický tvar než úsečka, třeba obdélníková vlna ;)
Vega je defacto GCN5 (a Polaris GCN4), takze je divne niekde uvadzat skratku "GCN" a niekde nejaky kodovy nazov pre graficku architekturu "Vega".
Namiesto GCN2 by potom bolo treba uviest Temash a Kabini.
(Vega+ by som oznacil ako GCN5+)
https://en.wikipedia.org/wiki/Graphics_Core_Next
A Navi byla interně vyvíjena jako GCN6. Jenže od vydání Polaris je rozšířeným zvykem uvádět kódová jména generací, takže většině uživatelů asi víc řekne, když napíšu, že je to Vega, než kdybych napsal GCN5.
a Navi je zasa RDNA1 (predtym myslene ako CGN6, ale zmien bolo zrejme tak vela, ze uz to neoznacuju ako GCN6) ... i pride aj RDNA2 ...
ale zrejme bude fakt, ze AMD uz nejaky cas radsej pouziva pekne zvukomalebne slova miesto GCNx a RDANx
Pokud je pravda jen ta 2x4MB L3 cache, tak jsem dost zvedavy na vykon ve hrach, zejmena u te "H" rady. Mozna, ze to vykompenzuje to, ze je to monolit a ne skladacka, ale R5 3500, ktery ma 2x8MB cache, doadl ve hrach docela bidne (oproti svym neorezanym bratrickum)
https://www.pcgameshardware.de/Ryzen-5-3500-CPU-275810/Tests/vs-3600X-un...
Si počkej, další generace bude mít třeba 16MB místo 2x8MB ;-)
No spíš než tou cache pamětí jsou ty propady způsobené chybějícím SMT, protože test běží v 720p s RTX 2080. Takže vzniká obrovský bottleneck na cpu, kdyby byl test ve vyšším rozlišení tak to není tak hrozné. (Příště to chce relevantnější test)
No a protože do herních notebooků se dává display minimálně s 1080p a poslední dobou už i 1440p a nové Api (DX12, Vulkan) přenáší větší zátěž na GPU tak si myslím, že můžete být úplně v klidu a výkon ve hrách bude úplně perfekt.
Neměl bych obavy, kdo chce Renoir používat v 1280×720, nebude si k tomu pořizovat GeForce RTX 2080 Ti, jako v tomto testu :-).
Teď vážně: Pokud Ryzen 5 3500 v konfiguraci 6/6 není pomalejší než Ryzen 5 2600 v konfiguraci 6/12(!), tak mi to nepřijde jako bídný výsledek. S ohledem na pozici Ryzen 7 1700X (která je jen mírně vyšší) bych si troufal tvrdit, že byl dokonce výrazně rychlejší než 8/16 Ryzen 7 1700, který v testu chybí.
Těžko soudit, co z těch výsledků je cache+architektura+frekvence a co počet vláken. Závěry z článku ale tvrdí, že vlákna jsou víc, k čemuž se také spíše přikláním. Pochopitelně platí ideální stav dostatek málo zatížených vláken (pro tu kterou hru).
IMHO vliv cache se obecně přeceňuje. IPC Zen2 je +15%, SMT je +20%, takže ta menší L3$ může dělat v průměru cca 3-5%? A to ještě bude hodně záviset jak v čem, viz ta absurdita s 2080Ti / 720p.
Navíc zapnuté SMT tu menší L3$ pomůže skrýt ještě lépe, když se jedno vlákno hryzne kvůli tomu že nenajde data v malé L3 a musí sáhnout až do RAM, tak druhé vlákno může běžet místo něj dál.
Pak je tu ale neco jak treba Broadwell od Intelu, kde ta jejich pridana eDram dokazala celkem vlivy a taky to fungovalo jako velka tentokrat L4 Cache.
-------------------- -------------------- -------------------- --------------------
hele pane tombomino, k "neorezanym bratrickum" - porovnavas hrusky s jablkami a to hend z dvoch pricin:
A) woni totiz vsichni ti neorezani bratrickove ryzen 3000 maju iny (konkretne vyssi) pocet jadier alebo vlakien !!! k orezanemu 6C6T 3500 treba JEDINE neorezany 6C6T 3500X ktory je len v cine a ktory v teste NEBOL !!! aby sme videli a vedeli posudit cisto iba efekt vacsej/mensej L3 cache, este je nutne aby isli na uplne rovnakych frekvenciach ... wono tie hry dnes vyuziju aj viac ako 6 vlakien, to je akesi verejne tajomstvo
B) v teste boli aj kusky gen. ryzen 2000 a 1000 s poctami jadier od 4 do 8
takze absolutne nechapem ako niekto z hentoho konkretneho herneho testu vie robit zavery o kolko presne klesa vykon L3 orezaneho ryzenu 3000, kedze z hentoho herneho testu sa ziadne relevantny zaver (s vysvedkom jasneho porovnania 3500/3500X a jasnym verdiktom) UROBIT PROSTE NEDA
-------------------- -------------------- -------------------- --------------------
To by nebyl moc důvěryhodný komentář. Člověk musí projít více testu, více situací, aby došel k nějakým závěrům.
HP ohlasilo verzi s AMD Renoir APU pro svuj HP ProBook x360 435 G7.
V pripade, ze nedo ceka na 14'' 2in1 ;)
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.