![](/sites/default/files/tmp/carousel-63/images/shutterstock_1879485361.jpg%3Fitok=bi7g6nJk&c=9d83b34607fd25e96ac1940ec301014b "Jak vybavit dětský pokoj%3F "Nechte dětem volnou ruku," radí designérka")
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Paráda.
APU na cestě.
Rychlejší boot.
A pro ladiče rychlejší RAM.
Rychlejší RAM kromě APU je potřeba pro těžký MT. Takže očekávám zvednutí počtu jader (minimálně 50%) nebo lepší IPC (kolem 30%) se ZEN 5.
Zen5 pocet jadier asi nezvysi. Sanca tu je, ale mala. Ak by sa tak aj naaaaahodou stalo, neboli by to Zen5+Zen5c ale iba plne Zen5, pretoze male jadra do desktopu pojdu az pri Zen6.
AMD v sucasnosti predstavuje velmi tvrdu konkurenciu pre Intel (nie ako v casoch Stavebnych Strojov, ked CPU AMD boli v desktope na smiech, ci skor na plac (s polovicnym IPC oproti Intelu) a v HEDT segmente AMD nemalo absolutne nic). Takze je otazne ci kvoli par percentam hore-dole v benchmarkoch bude AMD tlacit na zvysenie poctu jadier v desktope uz pri Zen5 za rok. Pretoze 24C48T Zen5 desktopovy CPU by rozdrtil vsetko co by mu prislo do cesty v H2 2024 traposinky s Q4 2023 14900K(S) ani nespominam a MeteorLake pre desktop nebude - a keby aj Metero pre desktop bol, kde by dosiel bars aj v hypotetickej konfiguracii 8P+24E v porovnani s 24C Zen5?). Konkurent by mohol byt ArrowLake ale:
1) Tam ja absoltne stracam prehlad ako to ma byt, pretoze kazdy mesiac vyjdu dva clanky raz to bude inak. Mozno 8P+32E? Netusim. Alebo 16P+16E? Ani diva srnka dnes netusi...
2) Pochybujem o tom ze za rok aj daco sa to tu bude hemzit ArrowLake desktopovymi CPU.
P.S. +30% IPC Zen4 vs. Zen5, no radsej by som krotil vasne a pocital s uplne realnymi +15 az +20%
"male jadra do desktopu pojdu pri Zen6"
Opravdu? Já tvrdím že těžko. Jsou tam dost k ničemu.
"24C48T Zen5 desktopovy CPU by rozdrtil vsetko..."
Když ho bude brzdit paměť, tak bude stejně rychlí jak 16C32T.
Píšu "kolem 30% IPC" což může být i 20% ale to považuji za spodní hranici.
Zen5 bych hádal že bude podporovat ty rychlé paměti i v režimu 1:1 (jinými slovy tedy bude zvládat vyšší IF frekvence), ale kdoví.
S rychlosti pameti je to podobne, jako s rychlosti ssd disku. Rychlost sekvencniho zpracovani je cislo, ktere dobre prodava neznalym, ale u vetsiny aplikaci nema moc vyznam. Pro rychlost prace vetsiny programu je mnohem dulezitejsi rychlost nahodneho pristupu k datum. Ta je u pameti zavisla na realnem casovani merenem ne v poctu taktu, ale v ns.
Vysoky kmitocet pameti ma vetsi vliv jen u aplikaci, jako je komprese souboru, ktere se soubor nacteny do pameti prochazi a zpracovava skutecne sekvencne, pricemz kodovaci slovnik je v mezipameti (cache). Z vysoke sekcencni rychlosti dokaze tezit jeste integrovana grafika (iGPU), ale musi mit dostatecne velkou mezipamet (cache) a dobre navrzeny pametovy radic optimalizovany pro ddr5.
Intel sice presel na ddr5 prvni, ale vyssi rychlost pameti mela (temer) nemeritelny vliv nejen u aplikaci, ale i u iGPU. A neda se to svadet (jen) na nizky vypocetni vykon jejich iGPU. Duvodu zanedbatelneho vlivu rychlejsich pameti u Intelu bude asi vic, ale troufnu si hadat, ze vyznamne se na tom podepsala nedostatecna optimalizace pametoveho radice pro ddr5. Mozna ve snaze o zpetnou kompatibilitu s ddr4 jen lehce upravili puvodni ddr4 radice a tak plne nevyuzili moznosti, ktere ddr5 prinasi.
Realne casovani (v ns) a tedy rychlost pristupu do pameti se od ddr3 moc nezlepsila a u ddr5 je (zatim) horsi, nez u ddr4. Je omezena rychlosti nabijeni vnitrnich sbernic a pametovych bunek a zavisi na (elektrickych) kapacitach techto struktur a napajecim napeti. Shopnost pametove bunky udrzet dostatecne dlouho informaci (naboj) zavisi na jeji kapacite a nejde ji tedy tak zmensovat tak snadno jako kombinacni logiku. I to je duvod, proc se pameti nedelaji nejnovejsimi litografiemi.
Realna rychlost pristupu k pameti v ns je pro rychlost programu velmi zasadni, protoze pokud nejsou pro prenaseni data, je rychlost prenosu k nicemu a sbernice zahaleji. Je dobre si uvedomit, ze blok pameti prenasene na jedno adresovani ma u ddr4 hloubku 8 radek se sirkou 64 bitu (8 bajtu). A protoze se data prenasi 2x za takt, trva preneseni bloku jen 4 takty. Ale pocet taktu potrebnych pro adresovani toho bloku je podstatne vetsi (viz casovani v poctu taktu).
Aby sbernice nezahalely, je potreba vyuzit paralelni praci s vice nezavisle adresovatelnymi bloky pameti. Proto doslo u ddr4 ke zvyseni poctu bloku pameti a zvyseni poctu jejich bank a skupin bank. A prave tohle umoznilo narust realne propustnosti.
Nezavisle adresovatelne jsou i pametove kanaly, ktere jsou v beznem PC dva. U ddr5 doslo k rozdeleni kazdeho kanalu na 2 nezavisle adresovatelne subkanaly a zvetseni hloubky bloku na 16. A prave to umoznuje zvetsit miru paralelismu zpracovani a tedy i realne vyuzitelnou rychlost.
Pro realnou rychlost prace s pameti a pristupu k ni je ale zasadni i navrh pametoveho radice. A jde nejen o schopnost paralelniho adresovani, ale i schopnost prehazet pozadavky na pamet tak, aby byl soucet pristupovych dob co nejmensi. Casy pristupu treba do otevreneho a zavreneho bloku, stejne a jine pametove banky, skupiny bank, nebo kanalu se totiz vyznamnel lisi. Tohle prehazovani pozadavku je obdoba spekulativniho vykonavani instrukci mimo poradi (out of order) pouzivana v CPU.
A samozrejme musi byt prace pametoveho radice koordinovana i s mezipametmi (cache) v CPU nebo iGPU. Pametovy radic tedy neni nejaky standardni blok, ktery je stejny ve vsech procesorech vsech vyrobcu, a jeho vyladeni pro dany ucel (CPU, iGPU) ovlivnuje realny vykon velmi vyznamne.
Ale s tou latencí se blížíme, už s novou agesou je na 88ns - o 10% níže, než s předchozí.
https://pasteboard.co/KTky5ixtjZLo.png
viz.
https://forum.zive.cz/viewtopic.php?style=5&f=917&t=1260365&st=0&sk=t&sd...
Ještě upřesním, že tím horším časováním ddr5 jsem měl na mysli nominální CL uváděné výrobci pamětí. Reálně dosažené hodnoty CL a dalších časování závisejí na použitém řadiči paměti i provedení základní desky. A reálné zpoždění přístupu (latency) naměřené třeba aidou je ještě další kapitola.
A ono ani to reálně nastavitelné časování s nějakým procesorem a deskou není neměnná konstanta. Díky ladění AGESA upravující nastavení řadiče a pamětí se dosažitelné časování může velmi měnit. Moje staré 3200MHz CL=16=10ns paměti s čipy od Hynixu na začátku nebyly s 2400G schopny spolehlivě běhat ani na tomhle nominálním kmitočtu a dneska se dají přetaktovat na 3566MHz. A s 5600G dají i 4566MHz při CL=8,9ns.
Však to je logické, ne? Tady to mám naměřeno - se 192GB jsem se dostal až na 5800MHz.
https://forum.zive.cz/viewtopic.php?style=5&f=917&t=1260365&st=0&sk=t&sd...
Testoval som zvysenu voltaz + nove casovanie podla buildzoida, on tam mal stabilne DDR5 Aorus 7200 CL34 na 6200 CL26 1.6V. On pamate ofukuje ventilatorom aby ich mal pod 50°C. https://www.youtube.com/watch?v=ezFl9vLwqGs .
Mne to s Adata Lancer 6000 CL40 bezi na 6000 CL26 RAS56 1.55V, vyzera to stabilne.
Voltaz mam: VDDIO 1.35V VDD 1.55V VDDQ 1.45V VDD_SOC 1.3V VDD_MISC 1.15V.
Ryzen 7600, Asrock B650M PG, PBO offset +200MHz, IF2100, 1:1, AIDA64 latency 57.6ns. Teplota RAM do 64°C bez ventilatora. https://i.ibb.co/cvwWbns/cachemem6000-CL26-pbo200.png
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.