Fyzikální zákony nejsou dostatečně objektivní?

Samozřejmě, že co je jemnější, to je zranitelnější. Už na mnohem vyšších nanometrech dochází k interakci ionizujících částic z přirozeného radioaktivního pozadí - a občasnému výpadku funkce. Občas se povede třeba u RAM změnit takové částici nějaký obsah paměťové adresy, stejně tak se podaří něco malého změnit uvnitř cpu i jinde.

Právě proto třeba do raket, kde je množství částic v okolí vyšší takovéto nanometry nemohou, protože elektronika by přestala fungovat asi nanosekundu po zapnutí.

Nemluvě o dalších fyzikálních jevech jako je degradace vodičů vlivem proudu, a spol. Nemluvě o katastrofálnějším vlivu jakékoli poruchy v litografii.

Mnohé části už musejí obsahovat samoopravy a další, aby tyto nanometry vůbec fungovaly. To si nedělejte iluze, že je to nějak přímočaré.

Jednoduše tyto nanometry se dělají pro vyšší zisk a výtěžnost, nikoli pro lepší funci. V takových nanometrech už spotřeba neklesá oproti vyšším nanometrům, a snížení spotřeby je dáno pouze zlepšením návrhu a architektury obvodu - což je nezávislé na nanometrech.

Pro běžného zákazníka tyto nízké nanometry nic dobrého nepřinesou, kromě toho, že jsou možné větší čipy a obvody. Ale jinak snížení životnosti a hlavně spolehlivosti. Na spotřebu má vliv více návrh obvodu, než nanometry v tomto rozsahu. Možná je možné maličko zvýšit frekvenci díky menším vzdálenostem, ale zato se za každé zvýšení platí složitějším balancováním parazitních efektů - takže je to o tom, kolik dá výrobce čipu do vývoje a testů - na což se většinou vykašle, nemusí-li.

To je kolovrátek. :-D

Povědztě mi, Kefalín, čo si představujetě pod takým slovom skutočný?

co si ja vzpominam, skutecny 14nm nema nikdo, dokonce nikdo nema skutecny ani 22/32nm, posledni proces s odpovidajicim oznacenim (transistor gate size) byl tusim 65nm.

To co je za kravinu? Ziadny Intel nema ziadny "skutocny" nm proces. Nic take uz takmer 2 dekady neexistuje.

A ked to takto pojde dalej, pokojne bude aj super-hyper-ultra-brutal namakany a marketingovo pomenovany a ospevovany 5 - 4 - 3 nm proces, pricom sirka brany bude mat 20 nm a cely jeden tranzistor bude mat rozmery nad 150 nm s troma ci piatimi 3D finFET branami (3-gate, 5-gate ci aj 7-gaťový a 3D). V sucasnosti je na jeden tranzistor dedikovana plocha asi 270x270 nm. Kolko z toho su medzery medzi jednotlivymi tranzitormi je dalsia vec (ja osobne to netusim), ale taka plocha je proste dedikovana dnes na jeden tranzistor (2 cm^2 = 14 mm x 14 mm cip) s 2-3 miliardami tranzistorov - to hovori matematika ZŠ.