Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Pěkné a rozměrné. Jen to kódové jméno se k tomu nějak nehodí. Místo Janova/Genoa to spíš mělo být Gargantua
To si nechávaj pro další generace :-D
"přes 100 linek PCIe 5.0"
LOL, ano, 160 linek je přes 100.
"stovky procesorových jader a TDP až ~700 wattů"
Ak 96 jadrový má 360 W, tak 192 jadrový bude mať 720 W a stále to nie je "stovky procesorových jader". Možno ak znížia frekvencie na 1,5 GHz a potom bude vhodný pre cloudové nasadenie.
Pokud ovšem vezmeme v potaz jádra Zen4c, respektive nějakého toho jejich nástupce, tak to klidně může být 256 jader a klidně i víc(*) na těch 700W. Takže s těma "stovkama" to nemusí být až tak od věci...
(*) Pokud budeme předpokládat, že následující generace budou mít lepší energetickou efektivitu.
S rastucim poctom jadier k stovkam, bude klesat vykon na jadro. Von Neumannova architektura na masivny multiprocessing nie je stavana. Nakoniec sa presadi ten pristup ako ma Cerebras (jadro, pamat, router).
Takovych pokusu bylo.. treba https://parallella.org/ - ale blbe se to programuje rucne, takze porad lepsi neco mene efektivniho, s cim lidi umi delat, nez neco efektivni ale nevyuzitelne z nedostatku znalosti ci nastroju.
"ale blbe se to programuje rucne"
Věřím že umělá inteligence se naučí programovat brzy.
Tak do 10 let.
Možná už za 5 let.
To zalezi na uloze... pokud jadra navzajem nespolupracuji, pak je to jedno.
priklad: server, ktery sifruje 500 separatnich VPN pristupu pro 500 vzdalenzch pracovniku. CPU jadra se budou delit o prostredky, ale je jim jedno co dela sousedni jadro. To je sfera, kam miri Zen 4c.
> Von Neumannova architektura na masivny multiprocessing nie je stavana
.... coz je celkem sumafuk, protoze Von Neumannova architektura v praxi neexistuje.
"The term "von Neumann architecture" has evolved to refer to any stored-program computer in which an instruction fetch and a data operation cannot occur at the same time"
... coz v (x86) praxi neni pravda uz tak 15+ let. Kazdy moderni procak ma nekolik load+store units, nekolik levelu cache s vicero read/write porty, a navic ma 2+ nezavislych kanalu pameti. Ne, CPU opravdu nema problem cist+zapisovat *soucasne* data a instrukce. Takze netusim proc sem tuhle prehistorickou vec tahate.... je absolutne irelevantni.
Dnešní architektura už dávno není čistý Von Neumann, není to ani čistý CISC ani čistý RISC. Tedy když se bavíme o x86-64 a IBM Power. ARM je čistý Berkley RISC, stejně jako RISC-V, MIPS a kdysi ALPHA.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.