Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Zlepšení o 2%? To snad ani nestojí za zmínku... V čem to potvrzuje nevydání Zen3+? Malé zvýšení frekvence nebo snížení "topivosti" v průběhu výroby, případně nějaké opravy chyb bývá dost obvyklé, často bez změny názvu (odlišné jen revizí, tj. "steppingem").
AMD je pořád ohledně Zen3+ tajemná jak delfská věštírna. Každopádně je divné, že by následujících 18 měsíců nevydali nic nového, před Zen4. V době, kdy se Intel "začíná chytat", že by AMD následující rok a půl jen tak seděli na zadku... Aby je Intel mohl doběhnout až předběhnout...
Je to celé záhada... To se nedá vysvětlit nějakým nedostatkem výrobních kapacit. Čekal bych, že pokud Zen3+ bude jen jako APU a pro konzole, uvedení Zen4 bude mnohem blíže než těch 18 měsíců.
OEM objednávky jsou tak velké, že je klidně možné, že Zen3+ opravdu půjde vše na APU.
možná jim už došly nápady a nebo všichni inženýři utekli do Apple pracovat na M3 .-)
Ono stačí první info o 8xALU Apple M2 a je jasné že AMD 6nm Zen3+ nevydalo protože už tuší že se blíží krach. Proto vydávají jen přetaktovaný XT Zen3. Stejně na 6nm a 5nm by museli snižovat frekvence, takže by si vůbec nepomohli.
https://www.cnews.cz/unik-procesory-apple-m2-letos-10-jader-pristi-rok-c...
Leak o Apple M2
- GPU až 40 TFlops (Radeon 6800XT má "jen" 20 Tflops)
- CPU 32 velkých a 8 malých jader (výkon cca jako 64c/128t EPYC)
- čipletová konfigurace jako Zen1 Zeppelin EPYC (1x, 2x, 4x čiplet)
Jeden čiplet M2:
- 8+2 CPU ....... výkon ST 2000 pts, MT 15000 pts (12c Ryzen 5900X má 1700 ST, a 15000 MT)
- TDP 35W
- GPU 4x větší než M1 (2,6 TFlops), tedy cca 10 TFlops (jako Radeon 6600XT nebo konzole PS5)
- musí to mít 4-ch DDR5 6400 nebo HBM2 (x86 jsou zamrzlé na 2-ch DDR4 3200)
Nedávno jsem lamentoval nad AMD proč místo té chcíplé iVegy (1,8 TFlops) nedávají do APU pořádnou grafiku něco jako ta Navi 24 s 5 Tflops, že tím otevírají možnost Applu M2 kde se předpokládala 2x větší GPU jak v M1, totálně ovládnout trh s výkonnými APU. A je tady ještě větší pohroma protože APU s grafickým výkonem PS5 je prostě bomba a nějakej Rembrandt se může jít rovnou zahrabat.
Jinak jestli M1 byla 120 mm2 čip, tak M2 bude cca 250-300 mm2 na 5nm. Bude relativně pořád malý čip, ale ten výkon bude naprostej masakr. Pro porovnání Navi 23 v RX6600 která má taky cca 10 Tflop má 236 mm2 na 7nm.
https://diit.cz/clanek/radeon-rx-6600-xt-dostane-2048-stream-procesoru-r...
BTW: Spíš bude zajímavé jak bude Applu fungovat Crossfire/SLI pro ty 4x APU M2. Jejich GPU používá tile-based rendering, takže by to mohlo fungovat výborně. Teoreticky.
Teď by to ještě chtělo APU od Qualcom-Nuvie, které bude M2 konkurovat. Vzhledem k tomu, že když Williams tuhle čipletovou M2 navrhoval, tak i ta Nuvia příští rok bude čipletová. To by byla bomba, 40-jádrová Nuvia s iGPU silnější než 2x Radeon 6800XT jak pracovní stanice s Linuxem.
Tohle jestli vyjde, jako že nejspíš ano, tak Intel s AMD budou mít hodně velké finanční problémy. AMD zase začne škemrat aby se Keller vrátil :)
1. To s tým krachom AMD v najbližšej budúcnosti, považujem ako len ako zlý vtip.
2. Nezrovnávaj výkon medzi odlišnými OS v GeekBench-či, dostaneš zavádzajúce výsledky...navyše na výkon FPU v Zen3 isto M1 nemá...tam je stále na úrovni cca Zen+
3. RDNA2 je herná architektúra, tam ti TFlops nedá ani orientačnú hodnotu o výkone v hrách, je tam ešte veľa premenných, ktoré vedia veľmi zavážiť vo výkone. Ak chceš výpočtové GPU tak buď AMD CDNA, alebo nVidia RTX 3060/3070/3080/3090 porovnávaj.
4. ak bude mať M2-ka 32 veľkých a 8 malých jadier a ktomu grafiku 4x výkonnejšiu, tak tam by si sa nezmestil zrejme ani do 400-500mm2, čo je na 5nm zatiaľ sci-fi a cena takého produktu by bola cez 5000€ za kus minimálne...a je jasné, že to bude zlepenec alebo čipletový dizajn.
5. Apple platforma je minimálne vo východnej európe, skôr imidžová záležitosť, ako kúpa z rozumu (až na pár výnimiek, kde to nejde inak), nikdy sa nestane mainstreamom, ale o to ani Apple nejde, jemu stačí bohatá klientela, jeho platforma a ostatný pre neho neexistujú.
Imbecil
Hahaha. Velmi legrační.
Blbí určitě nejsou, takže to má nějaké skryté důvody. Nejpravděpodobnější je, že 5nm proces nechodí na vyšších frekvencích a/nebo jim to při vyšších frekvencích moc žere. Výtěžnost zřejmě mají dost velkou, protože dělají to Applí M1, které je v tom Mac Mini prodávané za hubičku a je celkem jisté, že to Apple neprodává pod výrobní cenou jako Sony konzole.
6nm proces by asi měl chodit - je to nakonec jen úprava 7nm EUV, který už měli čas doladit - ale nejspíš mají menší kapacitu výroby a zaplní to jiné produkty. Ze strany AMD zřejmě APU a konzole.
Nějaké zásadní důvody ta situace docela jistě má. Jaké, se časem ukáže. Může se také stát, že AMD bude muset nějaký čas jít vysmívanou cestou Intelu s jeho 14nm++++++++ a vrátit se s novou architekturou na vyzkoušený 7nm+ proces.
A co se týče nových ARMv9, docela jistě to časem s x86-64 úplně zamete, jelikož ISA x86-64 je vykopávka nevhodná pro zvyšování IPC. Spekulativní dekódování/provádění více instrukcí najednou je pro ISA ARMv9 řádově jednodušší, takže při stejném počtu současně zpracovávaných instrukcí je potřeba méně tranzistorů (ekv. hradel), v porovnání s x86-64. Čím více instrukcí se bude zpracovávat najednou, tím větší ten rozdíl bude. Vyplývá to čistě z principu, přes to nejede vlak - a pro implementaci těchto moderních postupů je to naprosto zásadní výhoda. ISA x86-64 je prostě historicky vzniklý kočkopes s délkou instrukcí 1-18+ bajtů, postrádající ortogonalitu, používající některé módy adresace, které lze jen obtížně použít při konkurenčním spekulativním dekódování/vykonávání... Pokud při řekněme 4 úrovních paralelismu je pro implementaci nutných 2x více křemíku než je nutných u ARMv9, při 8 úrovních už to bude třeba 16x tolik (hausunmera, jen jako příklad, v čem je problém). Tím pádem má ARMv9 při dalším zvyšování IPC naprosto zásadní výhodu a při stejné technologii výroby to nemůže skončit jinak, než výhrou těch ARMv9 bazmeků... není to zkrátka jen nějaký hype jablečných potrefenců, ale holá skutečnost.
" ... Může se také stát, že AMD bude muset nějaký čas jít vysmívanou cestou Intelu s jeho 14nm++++++++ a vrátit se s novou architekturou na vyzkoušený 7nm+ proces. .. "
AMD už dřívěji prohlásilo, že se nehodlá spoléhat pouze na pokroky v technologii výroby. Tak doufám, že dodrží slovo a s novými architekturami nebudou čekat 5+ na nový proces jako u Intelu.
" ... ISA x86-64 je prostě historicky vzniklý kočkopes s délkou instrukcí 1-18+ bajtů, postrádající ortogonalitu, ... "
S tím souhlasím.
Problém ale není ani tak ve "výkonné části" (ony slavné ALU), ale ve složitosti dekodéru, předpovídání větvení a dalších blbinkách.
AMD64 (nebo x86-64) vypadalo tenkrát jako dobrý nápad. A vypálilo rybník IA64 (Itanium). Teď už se přichází na nevýhody onoho rozhodnutí.
Vhzledem k tomu, kolik tranzistorů zabere Pentium (nějaká 386 je už pod úrovní statistické chyby) by mohlo být cestou z toho instrukčního pekla tam zkrátka pár jadýrek pro zpětnou kompatibilitu přidat.
Fakt, že i takové 64C/128T monstrum startuje v reálném 8086 režimu je ... slušně řečeno ... na zamyšlení.
Přesně tak.
x86 může sice zahodit 16-bit i 32-bit režimy, ale pořád bude používat to dementní variabilní kódování jako 16-bit, takže tím vůbec nevyřeší tu největší nevýhodu. Naopak by ztratili tu největší výhodu x86 a tedy zpětnou kompatibilitu.
32-bit ARMv7 a 64-bit ARMv8 jsou oproti tomu úplně kompletně odlišné a binárně nekompatibilní. Je to něco jako MIPS32 a Alpha64, kdy nová 64-bit Alpha musí nést dekodér MIPS32 pro zpětnou kompatibilitu. To je důvod proč Apple 32-bit HW zahodil už u legendární A11 Monsoon. Licenční Cortex jádra to udělají příští rok.
x86 je totálně v háji. Ikdyby by přišli s novou orthogonální RISC/VLIW modifikací a pořádným memory modelem pro podporu vyššího IPC, tak pořád to bude uzavřená ISA pro Intel s AMD, která maximálně dorovná ARMv8. Dnes tu máme ARMv9 a museli by přijít s SVE2 vektory pro x86 a přitom ARM maká už na ARMv10. Giganti jako Amazon, MS a Google už zpátky na uzavřenou monopolní x86 nepůjdou. Museli by být úplně blbí.
Jim Keller měl pravdu. x86 chcípne a s ní i celá řada Zen od AMD. Všichni budou muset přejít na ARM jestli chtějí přežít. AMD taky může dopadnout jako ThuderX CPU, které se nedokázali vyrovnat licenčním Cortexům a museli zavřít krám. Qualcom taky musel zrušit vlastní ARM CPU vývoj kvůli příliš kvalitním Cortexům. Samsung jeho M1 až M4 jádra vyvinutá s pomocí inženýrů uprchnuvších z AMD, taky musel zrušit. A letošní Cortex X2 bude mít IPC o 25% vyšší než Zen3. To prostě smrdí krchovem pro Intel s AMD. Padnou akcie (inženýři přijdou o bonusy které dostávají v akciích) a nestane exodus jako za dob Dozeru.
Dokud nepojedou Windows na ARMu nepoznatelně od x86, tak je ARM nezajímavý, kromě speciálních řešení. A k tomu má pár let vývoje daleko, jestli se to tedy Indům vůbec povede.
S odpuštěním, to co tady provádíš je snůška blbin. Např.
- VLIW je dávno opuštěnej koncept
- 32bit módy procesoru ve skutečnosti vůbec žádnej problém není. Kdyby byly, tak by je serverové modely procesorů už dávno zařízly.
- RISC instrukční sada je ve skutečnosti méně vhodná úpro vysoké IPC, než CISC. Protože problém CISC vyřešíš pár tranzistory v dekodéru instrukcí. Ale u RISC Ti zůstane menší hustota kódu a z toho plynoucí zatížení cache subsystému
atd. atd....
Imbecil
Jak u AMD, tak u Intelu dobře vědí, v čem jsou slabiny stávající platformy Wintel - oproti sílícímu ARMu. Chtějí si udržet pozice na trhu, budou muset reagovat. Třeba se dočkáme něčeho jako bylo řešení x86-64. Řekněme x64-ARMv9. Vnitřek bude ARM a vše ostatní (x86-64) poběží v nějakém módu, který bude mít příslušnou HW akceleraci. Za nějakých 5-6 let na cca 2nm procesu asi nebude problém pro to udělat výkonný ASIC obvod(y), který se o to postará. Jestli to znamená, že Wintel ztratí dominanci, tím líp. Jediný, kdo bude držet všechny zámky ke svému hradu (ekosystému), bude Apple.
Vlastně máš pravdu, hybrid ARM-x86 by paradoxně mohl být to, co udrží Intel a AMD ve hře. Oni totiž mají licenci na x86 a nikdo jiný HW kompatibilitu se starým x86 nabídnout nemůže. Takový Zen5 který bude ARM ale bude umět i x86 by nemusel bejt špatnej produkt. Ale pochybuju....
Intel dobře znal slabiny x86 když navrhoval IA64 pro Itanium. Proto jej navrhl jako VLIW což je takový hybrid mezi RISC a CISC. Spojuje fixní šířku instrukce s tím že může být zřetězeno max 4 instrukce IIRC. Tím odstranili problém s dekoderem. Pak to mělo moderní memory model jako ARM, taky super. Možná by stačilo modifikovat IA64, ale na to už je dnes pozdě. ARM vyhrál už před 10 lety, kdy vydal ARMv8. Apple a ostatní výrobci to okamžite poznali. Na uzavřenou ISA už nikdo migrovat nebude.
Jistěže vědí, jaké slabiny má x86, i poslední velká modifikace x86-64/AMD64, už léta. Ale rozhodli se v minulosti mnohokrát chybně, a dnešní stav, kdy x86-64/AMD64 přestává konkurovat v IPC ARMv8/9 je akumulací 20-ti let záměrné slepoty.
Jenže ono to zase tak jednoduché není, protože předtím nebylo možné do čipu narvat tolik tranzistorů/hradel, aby se potenciální výhody lepší ISA projevily. Nebylo technologicky možné udělat velmi složitý dekodér, spekulativní provádění, prediktory skoků atd. současně pro mnoho úrovní zanoření (mnoho instrukcí prováděných paralelně) out-of-order. Ani velké mnoství ALU a skokových prediktorů na spekulativní vykonávání. Nyní na <10nm to už technologicky možné je, no a ukázala se dávno známá věc, že s ortogonální ISA s pevnou délkou instrukcí a specifickými adresovými mody to jde neskonale lépe, než s historicky vzniklým slepencem jménem x86-64/AMD64.
Intel měl možnost "jít lepší cestou" mnohokrát, třeba navázat na poslední verzi DECovské Alphy64. Nebo navázat a rozvíjet VLIW/RISC směry, které uplatnil v Itaniu nebo různých jednočipech. Mohli neopustit ARM, který vyráběli svého času nejvyspělejší - StrongARM. Jenže nešli, no a výsledek se dostavil.
"To se nedá vysvětlit nějakým nedostatkem výrobních kapacit"
..naopak, to se da velmi dobre vysvetlit nedostatkem kapacit
Všechno ne. Pokud nejsou výrobní kapacity pro Zen3+, mohli to přepracovat na 7nm+ a začít vyrábět místo stávajících Zen3. Divím se prostě tomu, že by vyráběli na 7nm+ následujích 18 měsíců do uvedení Zen4 pořád jen starý Zen3, bez nějakého vylepšení. XT je jenom "stepping", nic výjimečného.
"Pokud nejsou výrobní kapacity pro Zen3+, mohli to přepracovat na 7nm+ a začít vyrábět místo stávajících Zen3"
.. a kde beres informace o tom, jake ma AMD k dispozici kapacity na 7nm+?
Zen3 ma byt vyrabeny stale na 7nm, potazmo na ne-ULV 7nm, kdez to Rembrandt je druha verze 7nm ULV, aka 6nm. Ty procesy nemaji byt kompatibilni a "prepracovani" Zen3+ na "7nm" nemusi prinest to, co by melo. Staci se podivat jak dopadl backport Intelovskeho RL.
Souhlasim, ze je divne, ze AMD pojede do vydani Zen4 porad na 7nm, ale asi je to pro ne momentalne reseni jejich situace. Nabizi se i vysvetleni, ze "zbytek 6nm" ma prideleny refresh konzoli a nasmlouvane objemy se Sony (MS).
asi tu budou dvě věci - jednak 11gen Intelu není nijak ohrožující a zadruhé to odkládání nižšího než 7nm procesu pro velké procesory budí podezření že vše není tak růžové jak se TSMC s tichou účastí AMD snaží popisovat, ba AMD (ne)prohlášení mají spíš couvající tendenci. Každý proces má své problémy, Intel se zasekl u 10nm a TSMC mohlo narazit na obtíže u 5-6nm. Sedmička už je u velkých x86-64 procesorů dost dlouho a nevypadá to že by se v dohledné době chystal přechod na nižší, takže Intel má velkou příležitost opět konkurenci dohnat.
Navíc ty poslední zprávy z Formosy vůbec nejsou dobré tak to vypadá že tento výrobní proces bude dlouho dominantní a série malých mobilních čipů na tom nic moc nezmění. Zřejmě proto je dál oddalován ZEN 4 - bez patřičné výroby by mu hrozil osud intelovského ICL který vyšel velice opožděně a na neplánovaném starším procesu. A do třetice ten kvalitní výstup ZEN 4 čipů půjde prioritně do nasmlouvaných superpočítačů a serverů kde jsou jiné marže než v klasické spotřebce.
Už dnes je jasné že ani Alder neohrozí současný ZEN 3, maximálně někde dožene takže mohou být v klidu a vydělávat v jiném segmentu...
To je klidně možné, už jenom z těch čím dál nejasnějších prohlášení AMD asi nebude s 5nm výrobou v TSMC všechno v ažůru. Na druhou stranu, už nějaký ten pátek tam vyrábějí ten jablečný ARMový "zázračný" bazmek M1, poměrně velký čip, a výtěžnost asi bude dobrá, vzhledem k cenám, jaké na to Apple nasadil. Pravda, jede to maximálně na 3,2 MHz, v tom může být problém.
Pokud by podobné problémy byly i s TSMC 6nm výrobou, bylo by zrušení desktopových Zen3+ pochopitelné. Kapacity 6 nm asi nebudou dost velké, aby tam mohli přesunout vše, a mohou je mít zaplněné výrobou pro konzole a APU. Ale i tak, mohli by podobně jako Intel přepracovat Zen3+ na starší proces 7nm+, pokud je nyní 18 měsíců do vydání Zen4...
Uvidíme, co z nich časem vypadne... Jak se zdá, Alder Lake výroba asi také není bůhvíjaká, podle těch samplů a šeptandy...
TSMC ohlásilo, že 3nm proces jde podle plánu a risk produkce čipů (tedy Apple A16) bude v druhé polovině tohoto roku. Takže 5nm nemůže být takový průšvih (jako zrušený 20nm a 10nm proces TSMC) kdy na tom Apple má postaveny všechny nové produkty a navíc rozjíždí nové na M2, byť to má být vylepšená verze N5P.
Problém může být ve vývoji verze HP pro AMD protože Apple tradičně vyrábí na HD verzi s 2x vyšší hustotou tranzistorů, ale s nižšími mobilními takty. Většina zákazníků požaduje HD verzi.
Každopádně odsunutí Zen4 může být dáno tím, že se Apple rozhodl obsadit 90% produkce 5nm pro sebe. Už jenom A15 pro iPhony je slušné kvantum a ta nová M2 bude taková bomba že by jim nestačilo ani 100% kapacit výrobních linek 5nm.
Uvědomte si, že AMD je 4x menší než Qualcomm a proti Applu je to úplný trpaslík. I poměrně velký Qualcom jakožto dlouhodobý zákazník TSMC musel odejít k Samsungu protože Apple sežral všechen objem 5nm. Co asi tak zmůže pidi firma jako AMD?
Tak to je jasné, rozhodují peníze a objemy, no a v tomhle tahá Apple i Qualcomm za delší provaz. Větší pes m***. Kromě toho byly i nějaké informace, že na 5nm TSMC bude vyrábět i Intel, i když není nějak jasné, co vlastně.
U Intelu na 5nm to bude asi následovník výpočetního GPU Ponte Vechio. Už to současné vyrábí na 7nm TSMC. Ale nedivil bych se kdyby se pokusili vyrobit i CPU Meteor Lake na 5nm jak to chtěl Keller.
Problém je, že Apple s M2 bude tak dominantní, že si zabukuje výrobu na 2 roky exclusivně pro sebe. Už teď mají roční exclusivitu s těma pár čipama pro iPhony.
Doufejme že tandem Qualcom-Samsung s tím jejich 3nm GAA-FET budou slušnou protiváhou Applu-TSMC. Ono zase místo x86 monopolu tu mít Apple monopol by bylo taky pěkně napytel.
Apple monopol nebude, jelikož design ARM/RISC-V je vcelku nemonopolní (aspoň zatím, uvidíme, jak to dopadne s NVidií), všechny triky na zvýšení IPC jsou vcelku jasné - nic "tajného" v tom není, tak jediným úzkým hrdlem zůstává výrobní technologie... což chvíli de-facto monopol bude, jak je nyní vidět u všežravého Apple, který většinově obsadil 5nm výrobu TSMC, a sápe se i po 3nm výrobě.
Jenže těch výrobců je naštěstí více, kromě Samsungu do toho brzy vlítnou na plné koule i další Žluťáci, hlavně Číňani v ČLR. Dá se očekávat, že cirka po roce 2025 bude situace s výrobou úplně jinde, kapacit bude dost... všichni do toho cpou prachy horem dolem, snad nejvíce v historii.
Ovšem pokud to Amíci nebudou nějak politicky blokovat, což se bohužel zjevně chystají. Klidně se může stát, že se "Západ" pokusí geopoliticky típnout ARM Číňanům a pokud bude "správcem" NVidie, tak si přisadí i ten jejich "pekař v kožené bundě". V takovém případě čeká velká budoucnost RISC-V, který Amíci típnout nemohou.
Nakonec se mohou vzchopit i Rusáci, kteří mají ty své Elbrusy. To je VLIW s RISC jádrem, který má zajímavě udělané i dekodéry pro x86-64 ISA, napůl v software, napůl v hardware. Z těch původních Elbrusů z počátku 90. let okopčili hlavní myšlenky Sun i Intel, to byl jeden z pramenů designu intelovského Itánia a sunovského Super/Ultra SPARCu. Rusáci jsou v tomhle velmi schopní, co jim samozřejmě chybí, je výrobní technologie - ale jakmile ji budou mít k dispozici, je klidně možné, že společně s Číňany upečou něco výkonného také.
Jelikož na nástup nějaké převratné polovodičové technologie, která by dovolila překročit 5 GHz mez a současně dost malou miniaturizaci a "levnou" hromadnou výrobu, to nevypadá... tak cestou ke zvýšení výkonu je zvyšování počtu jader, specializované ASIC akcelerátory/FPGA, a hlavně zvyšování IPC. Tím pádem je celkem jasné, že x86-64/AMD64 tahá za krátký provaz, protože jeho ISA tyhle IPC triky nedovoluje zdaleka tak dobře, jako modernější designy, třeba ARMv8/9 nebo RISC-V... takže je jenom otázkou času, než se odebere do muzea. Případně bude nutné obejít tento zásadní nedostatek nějakým složitým "kompatibilním" řešením, ve stylu Transmeta Crusoe - RISC procesor s ISA optimalizovanou na možnosti návrhu s vysokým IPC a optimalizační/dekódovací/spekulativní/překladová vrstva z původní x86-64/AMD64 ISA, realizovaná zčásti softwarově (protože čistě hardwarově to nejde, pro přílišnou složitost, s větší paralelizací neúměrně stoupající).
No kým to nebude na trhu, tak budme opatrný. Radšej budme konzervatívny, ale.... AMD už kedysi (áno viem, bolo to dávno) tiež tvrdilo, že príde nová revízia čipov pre Radeon HD 3870 (RV670) a nakoniec s toho bolo pekné prekvapenie vo forme Radeon HD 4870 (RV770) a to bol sakra rozdiel vo výkone (v Crysis +60%). Taká zmena sa teraz konať ale nebude.
Vieme ako sa AMD snaží do Intelu búchať a biť, ako sa len dá (nič iné im neostáva), aby presvedčilo ďalších a ďalších zákazníkov, a zvyšovanie výkonu na 7nm procese, ak keby len o 5% je to čo všetci chceme...veď 5% z "Ryzen 7 5800X" je slušné zlepšenie (čo by za to dali v dobách Bulldozer-ov) .
Jak příznačné, hlemýždí tempo vývoje x86 pokračuje, i když se blíží ALU-apokalypsa od ARM případně i RISC-V.
AMD asi přešlo na Intel výkonovou strategii :-D
Za 14 dní budou představena nová ARM jádra Cortex X2 s ARMv9 a 2048-bit SVE2 vektory.
Už loňský Cortex X1 má +10% IPC nad Zen 3. Takže asi tak....
X2 má slíbeno +15%, takže vydrtí Zen4 i Golden Cove, ale to slibovali loni před uvedením X1 taky a nakonec X1 měla +30% proti Cortexu A77.
A příští rok Cortex X3 s Makalu úplně bez 32-bit kompatibility, první čistě 64-bit jádro kde každý tranzistor je pro výkon v 64-bit a konečně zahodí ten nadbytečný HW pro ARMv7.
Vy si vazne myslite, ze to co dokazalo Apple so svojimi jednovlaknovym M1, nedokazu AMD a Intel okopirovat? Siroky frontend, 192kB L1 cache.
M1 pada vykon, ked do toho tlacite dve a viac vlaken na jadro. Uzasna arch.
Bohudík s x86 to nejde protože je to CISC s variabilní délkou kódování kde instrukce může mít 1 byte až 15 bytes. Jak chceš udělat dekodér instrukcí jako má Apple M1 (8 instrukcí / takt) když nevíš kde jednotlivé instrukce začínají/končí?
1. instrukce má začátek 1. byte
2. instrukce má začátek 2.-16. byte ..... 15 možností
3. instrukce má začátek 3.-31. byte ..... 28 možností
4. instrukce má začátek 4.-46. byte ..... 42 možností
.........celkem u 4x dekodéru Zen 3 musí dekodovat 86 kombinací
U 8x dekodéru by x86 muselo dekodovat (56+70+84+98) až 393 kombinací.
A ta spotřeba, navíc úplně zbytečně.
Apple M1 prostě dekoduje 8 instrukcí protože díky RISC fixnímu 32-bit kodování ví že budou vždycky po 4 bytech. A navíc s naprosto minimální spotřebou a minimálním počtem tranzistorů. Cortex X1 umí dekódovat 6 instrukcí za takt a proto má větší IPC o 10% než Zen 3.
x86 je ISA navržená v 1978 kde ještě neměli páru o superscalárních CPU nebo o pipeliningu. Proto byl obrovský nástup RISC ISA jako Alpha, PA-RISC, nebo i to pitomé Itanium tohle řešilo. Bohužel x86 se podařilo přežít díky adopci RISC do vnitřního jádra kdy se jen jako x86 tváří. Ale samozřejmě nyní s rostoucím IPC se ukazuje další brutální omezení toho starého uzavřeného zgarbu x86.
Přesně tak.
Jediný způsob, jak může x86-64 ještě nějaký čas přežít nástup těch moderních ISA (ARMv9, RISC-V) je udělat podobný trik jako kdysi použila Transmeta u Crusoe: tedy přesunout složitost do kompilátoru, ale hardware udělat čistě RISCový. Dnes jsou tyhle metody o hodně vymakanější než tehdy, je možné udělat nějaký JIT metakompilátor mezi ISA x86-64 a skutečnou optimalizovanou ISA. Přesně to samé, jako dělá Apple dnes pro přechod na ARMy.
Klidně ať tam nechají pro zpětnou kompatibilitu celý HW x86 dekodér. Ale ať proboha přijdou s něčím co se dokáže vyrovanat ARMv9. Jenže oni nemaj NIC. To je 1-2 roky vývoj a potom 5 let vývoj CPU. Tedy nejdřív za 6-7 let. Ale to už tady bude Apple M7 s 10xALU s ARMv10 a s 4096-bit SVE4 s kvantovým výpočtem n-dimenzionálních matic :D
Složitost až faktická nemožnost hardwarové implementace dekodéru x86-64 pro více instrukcí dekódovaných/spekulativně prováděných najednou je hlavní příčinou všech těch potíží - takže ponechat v čipu HW x86-64 dekodér nic neřeší - protože takový procesor by prováděl x86-64 instrukce poooomáááluuuu, proti ARMv9 instrukcím. Zvýšení IPC i pro x86-64 instrukce je možná jedině přesunutím části řešení z čipu do software, přesně jako to udělali v Transmetě svého času.
Ale je fakt, že pro přechod na novou ISA by to nějaké řešení také bylo.
Sorry, ale trochu si vymýšlíš. Z mnoha důvodů:
1) pro zpracování instrukcí s variabilní délkou se používají různé techniky (např. pre-decoding, mOps cache apod.), díky kterým to co píšeš prostě tak jednoduše neplatí
2) to, že instrukci zakóduješ v 1B a ne ve 4 má takovou "drobnou" výhodu, že potřebuješ 4x méně cache. Paměťová propustnost je pro vykonávání mnoha kódů jeden z hodně limitujících faktorů. I L2 cache je pomalá, nehledě na problémy (a související zdržení a energetickou náročnost) při zajišťování koherence cache. V podstatě to je důvod, proč umřely VLIW architektury.
3) Dlouhé instrukce v x64 zpravidla kódují několik odpovídajících RISC instrukcí. Pro stejné IPC tedy nemusím dělat dekodér pro 8x32bit. Stačí kratší. (teda, ono je to složitější, ale pro jednoduchost)
4) Naopak ARM dělá u některých instrukcí instruction fusion. Tedy jeho dekodér defakto zpracovává 8byt instrukce a není fixed-length....
atd.... Prostě, představuješ si to trochu jak Hurvínek válku, sorry :-) Daleko větší problém u x64 není variabilní délka instrukcí, to by bylo pro výkonné počítače jen plus, ale neoptimálně využité krátké instrukce (na blbiny, které se dnes nepoužívají). Samotnej koncept proměnné délky instrukce není vůbec špatnej nápad, protože zvyšuje hustotu kódu.
Akorát potřebuje složitější dekodér, což se nehodí pro low-power procesory.
Zjednodušuji, protože jinak by to bylo k neucteni dlouhé... žádné "vymýšlení", to bych mohl odpovědět na každý Tvůj argument také. Pro zvyšování IPC paralelizací je proměnná délka instrukce dost zásadní problém, vedoucí k řádově většímu a složitějšímu dekodéru, což znemožňuje větší počet paralelně dekodovanych/predvykonavanych instrukcí - složitost dekodéru stoupá neumerne. ARM je široký pojem, co popisuješ, dělají ty "menší" standardy, určené do malých věcí - tam je kompaktnost kódu důležitá. ARMv8/9 nic takového nedělá. Proměnná délka instrukce je zkrátka velice špatný nápad, pro zvyšování IPC - velikost cache nikoho netrápí, při dnešních nm může být klidně o několik řádů větší, no a také že u většiny návrhů je. VLIW neumřelo, a už vůbec ne kvůli cachovani, jen se používá ve specifických oblastech. Propustnost pamětí stoupla za poslední léta skoro 20x, při HBM ještě vícekrát, takže tam problém opravdu není. 4x liché argumenty ze 4 pokusů, nebo-li pozdravuj kámoše Hurvajze...
Zajímalo by mě, jestli to nebude mít IO čiplet odpovídající X570S. Což by ušetřilo trochu příkonu, který by se mohl investovat do těch 100 MHz navíc.
Tak dúfajme, že toto je len indícia, ktorá hovorí o tom, že AMD sa neobáva AlderLake-u. Možno už vedia, že to bude prúser a vystačia si so Zen3. A zostáva len dúfať, že Zen 4 + DDR5 prinesie minimálne taký pokrok ako Zen3. Dovtedy sa hádam nejako saturuje trh a budú dostupné aj APU vo všetkých cenových hladinách. Veď pod 200€ stále nie je čo kupovať...
Jestli to chápu dobře, AMD mělo v plánu Zen 3+, ale jakmile zjistilo, že ho proti Intelu nepotřebuje, nešlo to do výroby.
Ehm. Takže to hodné AMD se teď zachovalo zcela pochopitelně, ekonomicky, smysluplně. To AMD, které to dělá jen pro zákazníky, ne jako Intel pro peníze. Ale jinak mi to přijde úplně stejné jako to, co dělal Intel. Pro ty, co tak protěžují AMD, to musí být drsný střet s realitou. Jsem zvědavý, co o tom napíše Číslicová Zhouba Stach.
No a pro nás, zákazníky, to znamená jediné - už je to tu zas, tentokrát nestíhá Intel, AMD se fláká. Třeba to tentokrát povede k tomu, že si více lidí uvědomí nevýhody závislosti na x86. Ale moc tomu nevěřím.
"Jestli to chápu dobře, AMD mělo v plánu Zen 3+, ale jakmile zjistilo, že ho proti Intelu nepotřebuje, nešlo to do výroby."
.. to se neda tak rict. Das se pouze spekulovat s vetsi nebo mensi pravdepodobnosti trefy. AMD mohlo stejne dobre Zen3+ do desktopu nepripravovat. Nebo se mohlo rozhodnout na posledni chcili podle toho, kolik maji volnych 6nm kapacit vzhledem k poptavce OEM, atd..
Osobne bych zatim hledal spis nedostatkove kapacity, at uz byl zen3+ pro desktop planovany nebo ne. To ze je nemaji jde videt i jinde, tak proc ne tady.
Tohle by mělo nějaký základ v okamžiku, kdy by se Zen 3+ oddálil, nikoliv zrušil. Což v tuto chvíli není jisté. Osobně si myslím, že Zen 3+ je záloha, kdyby to s Zen 4 nešlo hladce nebo by Intel překvapil ... Plus APU.
A podobně to podle mě měl ten Intel, kterému se tohle chování tak vyčítá.
AMD nikdy neřeklo, že vydá Zen3+. Všechno to jsou jen "úniky". Zen2+ taky neexistoval, byly jen XT verze.
Přesně, Zen2+ byl taky jenom konstrukt na základě XT verzí.
Jestli výrobní masky stojí 200 milionů, tak je prostě blbost aby AMD vyhodila tolik peněz z okna za zrušení 6nm Zen3+.
Nejspíš někdo pomotal dohromady leaky o dvou různých čipech: 6nm APU / PS5 a XT verzi Zen3.
Warhol byl reálně plánovaný v interní roadmapě AMD.
Nevidím rozdíl od Intelu...?
Vec sa má zrejme tak, že ZEN 3+ reálne vyvíjali ako jadro, nasadený bude, ale nakoniec len v APU a pre klasické CPU bol len ako varianta, ak by ZEN4 meškal, či už z dôvodu potreby viacerých predprodukčných stepping-ov alebo kvôli 5nm a jeho výťažnosti.
Paradoxně to může být win-win situace pro obě strany, APU se nyní hodí v době nedostupnosti karet daleko víc, a bude mít lepší grafickou část, takže na přežití jara do doby než se na trh vrhne miliony "lehce ojetých" karet z rigů, které dneska dostaly první tvrdý direkt do profitability a do konce léta dostanou druhý finální (ether už nepůjde těžit), to bude ideální. Na tom novém grafickém jádru už by měly aspoň esporty běhat uspokojivě, ne jako teď, že na té veze to prostě 144Hz ani 240Hz nenakrmí ani na kompetitivní nastavení. No a dost lidí zjistí, že ten výkon diskrétní grafické karty ani vlastně nepotřebují, mě by taky APU na League of Legends a CS:GO stačilo.
"ether už nepůjde těžit"
Zdroj?
O nič nové sa nejedná, je to len nový stepping, nič viac: https://videocardz.com/newz/amd-confirms-b2-stepping-for-ryzen-5000-seri...
ASCII se muze jit s tim svym otravnym nazorovym prujmem bodnout. Dokud na cemkoliv jinem nepobezi Windows (byt treba i v emulaci) se svoji obrovskou knihovnou softwaru/her rychleji nez na x64, ale pouze Linux nebo MacOS, tak to nebude vetsinu zakazniku (vcetne me) zajimat...
Může mi někdo vysvětlit co je "refresh" na Ryzen 2 XT, krom toho, že proces už je dobře optimalizovaný, takže z výroby už lezou lepší kusy než na začátku? Vždyť se nijak neliší od Zen 2 s výjimkou o 100 až 200 MHz vyšších taktovacích frekvencí, což by u lepších kusů původního Zenu 2 šlo jistě také. Z mého pohledu na tom není nic refresh, jen je výroba tak zajetá, že dovoluje vyšší frekvence na úplně stejném křemíku. Od slova refresh si představuju nějaké změny oproti pouhým produktům z vyladěnému výrobního procesu.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.