O APU Strix Point se původně mluvilo jakožto o kombinaci Zen 5 a Zen 4c, ale nakonec asi AMD usoudila, že stihne připravit i Zen 5c a zhruba od letošního jara to vypadá na kombinaci Zen 5 a Zen 5c. Mluvilo se jak o variantě se čtyřmi jádry Zen 5 a osmi jádry Zen 5c (4+8), tak opačné kombinaci (8+4). Procesorová jádra bude provázet integrované GPU postavené na architektuře RDNA 3+ neboli RDNA 3.5, což je RDNA 3 obohacená několika drobnostmi chystanými pro generaci RDNA 4. Výkon této integrované grafiky by mohl být zhruba o 20 % vyšší než u stávajícího APU Phoenix. Vše na 4nm procesu TSMC.

Výpis z databáze projektu MilkyWay@Home ukazuje vzorek (AMD Eng. Sample) 100-000000994-03_N z Family 26, která je považována za Zen 5. Položka „Number of processors“ tradičně v databázi uvádí počet vláken (tedy logických procesorových jader, nikoli fyzických), což odpovídá 12 fyzickým jádrům, neboť jak Zen 5 tak Zen 5c budou podporovat SMT (2 vlákna na jádro). Tím se mj. liší od konceptu Intelu, jehož malá jádra podporují jedno vlákno na jádro a pouze velká nabízejí SMT (HT).

Dalším očekávaným prvkem APU Strix Point je vylepšený AI akcelerátor (nadále vychází z IP společnosti Xilinx), který zvýší výkon z 12 TOPS na 20 TOPS.

Stávající plán AMD pro segment APU počítá pro tradiční lednový termín (CES 2024) ohlášení APU Hawk Point postaveného na kombinaci osmi jader Zen 4 doplněných o novější grafiku RDNA 3.5, cca o půl roku později bude následovat výše popsaný Strix Point a někdy koncem roku 2024 nebo začátkem 2025 by se mohl objevit Sarlak (dříve pracovně označovaný jako Strix Halo), který přinese 16 jader Zen 5 (podle některých zdrojů z poloviny ve verzi „c“, podle jiných všechna bez „c“), podstatně výkonnější integrovanou grafiku a zacílí na tu část segmentu notebooků, která aktuálně nese samostatné grafické karty. Protože Sarlak počítá s 256bit rozhraním („čtyřkanál“), nedá se počítat s nasazením ve standardním desktopu. Sarlak bude čipletový a AMD patrně ještě vyhodnocuje, zda nejpokročilejší čiplety využijí 4nm nebo 3nm proces.