4+1+1 fazove VRM so stredne velkym pasivom nemaju problem s 7950X, ale teplota VRM je podla testu 101-104°C pri izbovej teplote 21°C. https://youtu.be/DTFUa60ozKY?t=747 Tabulka s poctom faz je v 20:00 minute. Niektore dosky znizuju vykon aby znizili teploty, napr. Asus B650M-A Wifi II. Ak tam das este mensi alebo ziaden pasiv, tak budu teploty este vyssie a moze to znizovat vykon (az o 30%) i zivotnost dosky.

Na jiném webu mne (zřejmě kolegové z tlustoproudu FELky, kteří spínané měniče už někdy počítali) nachytali na švestkách :­-O :­-­). Ano přiznávám, můj příklad hypotetického výkonu jedné fáze spínaného snižujícího (step-down) měniče byl hodně hajdalácký a pro tohle konkrétní nasazení bude přenášený výkon asi o řád menší. Tak si sypu popel na hlavu a zkusím to spočítat trochu důkladněji.

Problém je v tom, že procesorům napětí 12V moc nechutná ;­-­). Jejich napájecí napětí je dnes, bohužel, už skoro o řád nižší, než napájecí napětí ze zdroje. Při nízkých taktech, malém výkonu a tedy i příkonu běží CPU s velmi nízkým napětím 1,0­-1.2V. Pro vyšších takty je potřeba napájecí napětí zvýšit a s tím rychle roste i příkon procesoru. Pro ryzeny je pro trvalý provoz maximální doporučené napětí 1,35V.

Doba sepnutí tranzistoru ve snižujícím ­(step­-down­) měniči je daná poměrem výstupního a vstupního napětí. Pro jednoduchost budu počítat napájecí napětí procesoru 1,2V. Pak je spínací MOS sepnut jen po dobu desetinu pracovní periody a běžný 60A MOS je tedy schopen přenášet jen nižší výkon 12*60*0,1=72W. Při vyšších taktech procesoru se zvyšuje jeho napájecí napětí, prodlužuje se doba sepnutí a tedy výkon, který je schopna jedna fáze přenést. Budu ale brát jen těch 72W a tak si dovolím si neřešit ztráty. Ty jsou u spínaných zdrojů malé, protože jejich účinnost je velmi vysoká.

Nejslabší napájecí obvody desek s A620, které jsem našel, mají pro CPU 4 fáze. Za výše uvedených podmínek ­(1,2V pro CPU a 60A MOS­) je i ten slabý 4 fázový napájecí obvod schopen dodávat 288W, což stačí i na nejžravější ryzeny.

Počet fází a maximální proud spínacích MOSů spolu souvisí. Čím slabší MOSy, tím víc fází je potřeba na přenesení požadovaného výkonu. A protože růst nákladů při použití lepších MOSů je malý, zvlášť v porovnání s náklady na další součástky i složitější desku při přidání další fáze, dávají výrobci na základní desky co nejlepší, ale cenově ještě rozumné MOSy. Tím spíš, že jejich kvalita je spolu s počtem fází jedním z marketingových prodejních argumentů.

Pokud by výrobce použil jen nějaké slabé 30A spínací MOSy a 4 fáze, zvládla by deska dodávat jen jen 144W a tedy ryzeny s TDP 105W. Ale žádný výrobce si nedovolí dát na maloobchodní trh desku, u které by musel tučným červeným písmem psát: "Pozor, tahle deska nezvládne napájet silnější procesory". Tohle šulení si může dovolit nanejvýš u OEM sestav pro firmy, kde ví, že tam nikdo nikdy nedá jiný procesor, než ten, co tam osadil.

Ve skutečnosti by však nebyl důvod bránit osazení žravějších procesorů ani do desky se slabším napájením. Řízení napájecích obvodů je pod kontrolou BIOSu desky, která ví, jak má silné napájecí obvody. Tak dá i žravému procesoru jen tolik, kolik to napájení zvládne. A procesor poběží, jen to bude s o něco menším výkonem, než by mohl na mít na špičkové desce. I když tohle je spíš jen teoretická možnost. Stačí se podívat na test silných procesorů na různých deskách. Výkon i na nejlevnějších deskách není významně nižší, než na špičkových. No, pro jistotu bych měl dodat, že tohle platí pro AMD procesory. U nejžravějších Intelů na kvalitě desky bude záležet o dost víc.

Vlastnosti samotnych pametovych bunek ddr4 a ddr5 se moc nelisi. Zasadni rozdil je v jejich organizaci a v pristupu k nim. A pokud pametovy radic neni schopen vyuzit vyhod vyplyvajicich z rozdeleni puvodne 64 bitoveho ddr4 kanalu na dva 32 bitove ddr5 (sub)kanaly, bude REALNA rychlost ddr5 pameti podobna jako u ddr4 pameti. Tohle bude platit tim vic, cim vetsi bude podil ridkych, nahodne umistenych dat, kde plati, ze v adresovanem bloku pameti je jen jedno uzitecne dato a zbytek obsahu bloku je v danou chvili neuziecny.

Aby bylo mozno zvysit prenosove rychlosti pameti zvetsila se u ddr5 delka bloku nacteneho pameti na jedno adresovani na 16 po sobe jdoucich radek (adres). U ddr4 se na jedno adresovani nacetl a poslal vzdy obsah 8 radek pameti. Nejmensi mnozstvi dat, ktere se na jedno adresovani da precist z ddr4 pameti je tedy 8x64 bitu a tedy 8x8 bajtu. Pokud z tech 64 nactenych bajtu ale aplikace potrebuje jen jeden a ostatni jsou pro ni neuzitecne, prenasi se 63 bajtu zbytecne. Realna prenosova rychlost je tedy 64x mensi, nez ta teoteticka. A u ddr5 se to jeste zhorsi, protoze se velikost bloku nacteneho na 1 adresovani prodlouzi na 2x a bude 16 radek.

Kdyz se prenosova rychlost ddr5 se zvysi 2x a na jedno adresovani bez vyuziti subkanalu se prenasi 2x vetsi blok dat nez u ddr4. Realna rychlost ridkych (1 datovna blok) uzitecnych dat se tedy proti ddr4 nezneni. Realne zpozdeni pristupu k pameti (v ns, ne v taktech) je u ddr5 podobne jako u ddr4 a tak je aplikace brzdena pristupem k pameti u obou typu velmi podobne.

Kdyz se ale misto dvou 64 bitovych kanalu vyuziji 4 (sub)kanaly po 32 bitech bude velikost bloku dat prenaseneho na jedno adresovani stejna jako u dd4 (16x32=8x64), ale za stejny cas se jich prenese 2x vic. Diky nezavislenu adresovani 4 (sub)kanalu ddr5 tedy muze byt realna prenosova rychlost ridkych (1 dato na blok) uzitecnych dat az 2x vyssi. A diky zdvojnasobeni poctu nezavisle adresovanych (sub)kanalu se muze az 2x zkratit realne zpozdeni (latency) pristupu k uzitecnym (ridkym) datum. A to bez zmeny technickeho zpozdeni (latency) pameti. Zpusob fungovani pametoveho radice je tedy velmi zasadni.