Tak téhle formulaci opravdu nerozumím, může mi to redaktor přeložit do srozumitelného jazyka?
Citace:
"Hned v úvodu je třeba předeslat, že ačkoli se během dlouhé vývojové pouti architektury Larrabee hovořilo o možnosti vypuštění x86 kompatibility, nestalo se tak. Knights Corner / Xeon Phi stále staví na x86 kompatibilních výpočetních jednotkách."
+1
+1
-1
Je komentář přínosný?
Tak téhle formulaci opravdu
Genstiade (neověřeno) https://diit.cz
30. 8. 2012 - 14:44https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuseTak téhle formulaci opravdu nerozumím, může mi to redaktor přeložit do srozumitelného jazyka?
Citace:
"Hned v úvodu je třeba předeslat, že ačkoli se během dlouhé vývojové pouti architektury Larrabee hovořilo o možnosti vypuštění x86 kompatibility, nestalo se tak. Knights Corner / Xeon Phi stále staví na x86 kompatibilních výpočetních jednotkách."https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuse#comment-631173
+
30. 8. 2012 - 14:45https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuseTak je, nebo není x86 kompatibilní?https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuse#comment-631174
+
Cemu konkretne nerozumis na vete: "Knights Corner / Xeon Phi stále staví na x86 kompatibilních výpočetních jednotkách." :) Nebudu te napinat - ano je x86 kompatibilni
+1
-1
-1
Je komentář přínosný?
Cemu konkretne nerozumis na
bans https://diit.cz/profil/bans
30. 8. 2012 - 15:49https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuseCemu konkretne nerozumis na vete: "Knights Corner / Xeon Phi stále staví na x86 kompatibilních výpočetních jednotkách." :) Nebudu te napinat - ano je x86 kompatibilnihttps://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuse#comment-631185
+
30. 8. 2012 - 17:06https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuseNe, není binárně kompatibilní s x86. Tzn. není možné vzít exáč a spustit ho na Knights Corner, je třeba znova kód překompilovat.
http://www.brightsideofnews.com/news/2012/7/13/xeon-phi-lacks-binary-compatibility2c-breaks-amd64-conventions.aspxhttps://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuse#comment-631191
+
Aha, to pak vypadá na skorokompatibilitu, asi jako jsou souč. x86kové procesory (a jádra v nich) nekompatibilní s kódem, řekněme pro i8080: Tento nutno rekompilovat, ale s minimálními úpravami. (Otázka je, jaký smysl by to mělo).
+1
-1
-1
Je komentář přínosný?
Aha, to pak vypadá na
ian sedmik https://diit.cz/profil/bluko79
30. 8. 2012 - 22:40https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuse Aha, to pak vypadá na skorokompatibilitu, asi jako jsou souč. x86kové procesory (a jádra v nich) nekompatibilní s kódem, řekněme pro i8080: Tento nutno rekompilovat, ale s minimálními úpravami. (Otázka je, jaký smysl by to mělo).https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuse#comment-631205
+
Tych jadier je v skutocnosti max 62 (aj ked zatial najvyssi model co som videl mal 61 jadier) a L2 cache je mozno zdielat (fully
coherent).
+1
0
-1
Je komentář přínosný?
Tych jadier je v skutocnosti
Mumak https://diit.cz/profil/mumak
30. 8. 2012 - 14:54https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuseTych jadier je v skutocnosti max 62 (aj ked zatial najvyssi model co som videl mal 61 jadier) a L2 cache je mozno zdielat (fully
coherent).https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuse#comment-631176
+
citujem:
"The L2 caches are shown here as slices per core, but can also be thought of as a fully
coherent cache, with a total size equal to the sum of the slices. Information can be
copied to each core that uses it to provide the fastest possible local access, or a single
copy can be present for all cores to provide maximum cache capacity."
+1
0
-1
Je komentář přínosný?
citujem:
"The L2 caches are
Mumak https://diit.cz/profil/mumak
30. 8. 2012 - 16:41https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskusecitujem:
"The L2 caches are shown here as slices per core, but can also be thought of as a fully
coherent cache, with a total size equal to the sum of the slices. Information can be
copied to each core that uses it to provide the fastest possible local access, or a single
copy can be present for all cores to provide maximum cache capacity."https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuse#comment-631189
+
Viděl bych rozdíl v tom, že v případě sdílení u klasických procesorů (třeba zmíněný Jaguar) je prakticky jedno, v jaké části data jsou a libovolné jádro k nim má stejně rychlý přístup. V tomhle případě má každé jádro svojí vlastní cache - jádra zřejmě můžou přistupovat do cizí cache, ale to už se děje přes ring-bus, takže takové přístupy budou mnohonásobně pomalejší (v podstatě je to určitá emulace sdílení, která sice možná je, ale použitelnost bude omezená). Tímhle způsobem sdílely přes ring-bus texture-cache Radeony R6xx, ale dělo se to jen pro texely na (tuším) hranách polygonů - R6xx totiž nevykreslovaly obraz po tiles, jako čipy předtím a potom, takže vyžadovaly nějaký systém, který by umožňoval sdílet větší množství hraničních texelů. Je docela možné, že Larrabee byla řešena stejně a tato schopnost jí prostě zůstala.
+1
+1
-1
Je komentář přínosný?
Viděl bych rozdíl v tom, že v
no-X https://diit.cz/autor/no-x
31. 8. 2012 - 08:57https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuseViděl bych rozdíl v tom, že v případě sdílení u klasických procesorů (třeba zmíněný Jaguar) je prakticky jedno, v jaké části data jsou a libovolné jádro k nim má stejně rychlý přístup. V tomhle případě má každé jádro svojí vlastní cache - jádra zřejmě můžou přistupovat do cizí cache, ale to už se děje přes ring-bus, takže takové přístupy budou mnohonásobně pomalejší (v podstatě je to určitá emulace sdílení, která sice možná je, ale použitelnost bude omezená). Tímhle způsobem sdílely přes ring-bus texture-cache Radeony R6xx, ale dělo se to jen pro texely na (tuším) hranách polygonů - R6xx totiž nevykreslovaly obraz po tiles, jako čipy předtím a potom, takže vyžadovaly nějaký systém, který by umožňoval sdílet větší množství hraničních texelů. Je docela možné, že Larrabee byla řešena stejně a tato schopnost jí prostě zůstala.https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuse#comment-631217
+
V článku chybí to nejzajímavější - Knights Corner je linuxový cluster na chipu, tzn. běží na něm operační systém, s okolím komuninuje přes TCP/IP over PCIe. Je možné se na KC připojit přes SSH ...
31. 8. 2012 - 10:48https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuseV článku chybí to nejzajímavější - Knights Corner je linuxový cluster na chipu, tzn. běží na něm operační systém, s okolím komuninuje přes TCP/IP over PCIe. Je možné se na KC připojit přes SSH ...
http://semiaccurate.com/2012/08/28/intel-details-knights-corner-architecture-at-long-last/https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuse#comment-631230
+
To je právě poněkud v rozporu se staršími informacemi. Respektive běh OS na jádrech LRB možný je, ale z dosavadních informací vyplývalo, že by to bylo extrémně pomalé, takže by to v praxi nemělo smysl. Dokud to neuvidím černé na bílém přímo od Intelu, budu v tomhle ohledu trochu skeptický.
+1
+2
-1
Je komentář přínosný?
To je právě poněkud v rozporu
no-X https://diit.cz/autor/no-x
31. 8. 2012 - 12:51https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuseTo je právě poněkud v rozporu se staršími informacemi. Respektive běh OS na jádrech LRB možný je, ale z dosavadních informací vyplývalo, že by to bylo extrémně pomalé, takže by to v praxi nemělo smysl. Dokud to neuvidím černé na bílém přímo od Intelu, budu v tomhle ohledu trochu skeptický.https://diit.cz/clanek/intel-xeon-phi-knights-corner-32-mb-l2-cache/diskuse#comment-631253
+
Tak téhle formulaci opravdu nerozumím, může mi to redaktor přeložit do srozumitelného jazyka?
Citace:
"Hned v úvodu je třeba předeslat, že ačkoli se během dlouhé vývojové pouti architektury Larrabee hovořilo o možnosti vypuštění x86 kompatibility, nestalo se tak. Knights Corner / Xeon Phi stále staví na x86 kompatibilních výpočetních jednotkách."
Tak je, nebo není x86 kompatibilní?
Cemu konkretne nerozumis na vete: "Knights Corner / Xeon Phi stále staví na x86 kompatibilních výpočetních jednotkách." :) Nebudu te napinat - ano je x86 kompatibilni
Ne, není binárně kompatibilní s x86. Tzn. není možné vzít exáč a spustit ho na Knights Corner, je třeba znova kód překompilovat.
http://www.brightsideofnews.com/news/2012/7/13/xeon-phi-lacks-binary-com...
Aha, to pak vypadá na skorokompatibilitu, asi jako jsou souč. x86kové procesory (a jádra v nich) nekompatibilní s kódem, řekněme pro i8080: Tento nutno rekompilovat, ale s minimálními úpravami. (Otázka je, jaký smysl by to mělo).
Tych jadier je v skutocnosti max 62 (aj ked zatial najvyssi model co som videl mal 61 jadier) a L2 cache je mozno zdielat (fully
coherent).
afaik fully coherent <> sdilena
citujem:
"The L2 caches are shown here as slices per core, but can also be thought of as a fully
coherent cache, with a total size equal to the sum of the slices. Information can be
copied to each core that uses it to provide the fastest possible local access, or a single
copy can be present for all cores to provide maximum cache capacity."
nejspis pujde o odlisny vyklad "sdileni", obdoba multi socket reseni s HT vs sdilena L2 cache Intel Core 2
Viděl bych rozdíl v tom, že v případě sdílení u klasických procesorů (třeba zmíněný Jaguar) je prakticky jedno, v jaké části data jsou a libovolné jádro k nim má stejně rychlý přístup. V tomhle případě má každé jádro svojí vlastní cache - jádra zřejmě můžou přistupovat do cizí cache, ale to už se děje přes ring-bus, takže takové přístupy budou mnohonásobně pomalejší (v podstatě je to určitá emulace sdílení, která sice možná je, ale použitelnost bude omezená). Tímhle způsobem sdílely přes ring-bus texture-cache Radeony R6xx, ale dělo se to jen pro texely na (tuším) hranách polygonů - R6xx totiž nevykreslovaly obraz po tiles, jako čipy předtím a potom, takže vyžadovaly nějaký systém, který by umožňoval sdílet větší množství hraničních texelů. Je docela možné, že Larrabee byla řešena stejně a tato schopnost jí prostě zůstala.
V článku chybí to nejzajímavější - Knights Corner je linuxový cluster na chipu, tzn. běží na něm operační systém, s okolím komuninuje přes TCP/IP over PCIe. Je možné se na KC připojit přes SSH ...
http://semiaccurate.com/2012/08/28/intel-details-knights-corner-architec...
To je právě poněkud v rozporu se staršími informacemi. Respektive běh OS na jádrech LRB možný je, ale z dosavadních informací vyplývalo, že by to bylo extrémně pomalé, takže by to v praxi nemělo smysl. Dokud to neuvidím černé na bílém přímo od Intelu, budu v tomhle ohledu trochu skeptický.
další info o KC/ Xeon Phi ( Larrabee) :
http://www.slideshare.net/IntelXeon/under-the-armor-of-knights-corner-in...
http://news.cnet.com/8301-13924_3-57326934-64/intel-supercomputer-revamp...
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.