Myslím že minimálně z marketingových důvodů bych ji zaved. stále bude dost andšenců co ji budou chtít mít v počítači :o( (opět mě napadá jeden nejmenovaný český expert)
+1
0
-1
Je komentář přínosný?
Momo1 (neověřeno) https://diit.cz
24. 5. 2007 - 14:14https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuseMyslím že minimálně z marketingových důvodů bych ji zaved. stále bude dost andšenců co ji budou chtít mít v počítači :o( (opět mě napadá jeden nejmenovaný český expert)https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335804
+
Pokial by bola velka povedzme 128MB a rychla ako priemer cache+ram, tak by zmysel mala, nie?
+1
0
-1
Je komentář přínosný?
Jurajko (neověřeno) https://diit.cz
24. 5. 2007 - 14:18https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskusePokial by bola velka povedzme 128MB a rychla ako priemer cache+ram, tak by zmysel mala, nie?https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335805
+
Intel to plánuje jako zvlášť čip přilepit pod procesor - nejspíš pod procesorovou destičku a nebo by to mohlo být rovnou na desce hned pod paticí. Vzhledem k tomu, že by to byl velký čip, tak by velikost 128MB mohla být klidně...
+1
0
-1
Je komentář přínosný?
cc dd https://diit.cz/profil/happymaster23
24. 5. 2007 - 14:20https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuseIntel to plánuje jako zvlášť čip přilepit pod procesor - nejspíš pod procesorovou destičku a nebo by to mohlo být rovnou na desce hned pod paticí. Vzhledem k tomu, že by to byl velký čip, tak by velikost 128MB mohla být klidně...https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335806
+
Myslí tady někdo Hulanovce? :-)
Spíš než zkoumat CHACE by měl Intel vyměnit už tu hroznou FSB...
+1
0
-1
Je komentář přínosný?
Geňa (neověřeno) https://diit.cz
24. 5. 2007 - 14:34https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuseMyslí tady někdo Hulanovce? :-)
Spíš než zkoumat CHACE by měl Intel vyměnit už tu hroznou FSB...https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335810
+
Zrejme uz u Intelu zjistili, ze komunikace jader pres FSB neni idealni a ze radic pameti v CPU ma taky neco do sebe .... pak kdo od koho opisuje :-D
+1
0
-1
Je komentář přínosný?
paja6666 (neověřeno) https://diit.cz
24. 5. 2007 - 14:40https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuseZrejme uz u Intelu zjistili, ze komunikace jader pres FSB neni idealni a ze radic pameti v CPU ma taky neco do sebe .... pak kdo od koho opisuje :-Dhttps://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335813
+
tak RAM je proti cache "relativne" nebo "neskutecne" pomala? nejak nechapu to slovni spojeni...
+1
0
-1
Je komentář přínosný?
ondra1 https://diit.cz/profil/v0cas
24. 5. 2007 - 14:50https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskusetak RAM je proti cache "relativne" nebo "neskutecne" pomala? nejak nechapu to slovni spojeni...https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335814
+
Prý už příští rok, pokud něco nezapracuje, a pokud se nemýlím, tak by se to mělo jmenovat CSI
+1
0
-1
Je komentář přínosný?
F - 1ow (neověřeno) https://diit.cz
24. 5. 2007 - 14:51https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskusePrý už příští rok, pokud něco nezapracuje, a pokud se nemýlím, tak by se to mělo jmenovat CSIhttps://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335817
+
Technicky jde samozrejme o ptakovinu a cosi ve stylu "hrnecek s uchem dovnitr", ale urcite to bude mit uspech. Kazdopadne vliv na vykon bude naprosto zanedbatelny.
Myslim, ze by casem mohl vzniknout zavod vyrobcu, ktery z nich bude mit co nejvice nesmyslnych urovni cache. A pubertaci se budou trumfovat, kolik ze L cache doma maji..."Ja mam L15 cache", "...ale my mame L17, hec...". A kola nesmyslnych prodeju a upgradu se budou tocit dal a hlupaci budou platit :-))
+1
0
-1
Je komentář přínosný?
mm2klokan (neověřeno) https://diit.cz
24. 5. 2007 - 15:00https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuseTechnicky jde samozrejme o ptakovinu a cosi ve stylu "hrnecek s uchem dovnitr", ale urcite to bude mit uspech. Kazdopadne vliv na vykon bude naprosto zanedbatelny.
Myslim, ze by casem mohl vzniknout zavod vyrobcu, ktery z nich bude mit co nejvice nesmyslnych urovni cache. A pubertaci se budou trumfovat, kolik ze L cache doma maji..."Ja mam L15 cache", "...ale my mame L17, hec...". A kola nesmyslnych prodeju a upgradu se budou tocit dal a hlupaci budou platit :-))https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335822
+
Paja: Jádra komunikují přes L2, nikoli přes FSB. Nová sběrnice by tu měla být za rok v mikroarchitektuře Nehalem...
Co se týče opisování, tak kdyby Intel na nátlak IBM neuvolnil nějaké patenty na výrobu procesorů, tak tu AMD možná ani není...
+1
0
-1
Je komentář přínosný?
cc dd https://diit.cz/profil/happymaster23
24. 5. 2007 - 15:07https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskusePaja: Jádra komunikují přes L2, nikoli přes FSB. Nová sběrnice by tu měla být za rok v mikroarchitektuře Nehalem...
Co se týče opisování, tak kdyby Intel na nátlak IBM neuvolnil nějaké patenty na výrobu procesorů, tak tu AMD možná ani není...https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335836
+
happymaster23: komunkuji pres L2 , ale jen v pripade dvoujadrovych procesoru, u ctyrjadrovych komunikuji vzdy dve a dve jadra mezi sebou pres FSB
+1
0
-1
Je komentář přínosný?
xx (neověřeno) https://diit.cz
24. 5. 2007 - 15:18https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskusehappymaster23: komunkuji pres L2 , ale jen v pripade dvoujadrovych procesoru, u ctyrjadrovych komunikuji vzdy dve a dve jadra mezi sebou pres FSBhttps://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335838
+
xx: komunikují přes FBS vždy jdyž to není nativní Xjádro ..
Osobně bych raději uvítal pokrok ve zrychlení RAM, než další cache ... ale asito jinak nejde. Odbozníci jsou oni, ne já ....
+1
0
-1
Je komentář přínosný?
sdfads (neověřeno) https://diit.cz
24. 5. 2007 - 15:46https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskusexx: komunikují přes FBS vždy jdyž to není nativní Xjádro ..
Osobně bych raději uvítal pokrok ve zrychlení RAM, než další cache ... ale asito jinak nejde. Odbozníci jsou oni, ne já .... https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335852
+
xx: To samozřejmě vím ;)
sdfads: To se jentak nezrychlí, pořád je to hodně fyzicky daleko od sebe. Možná se to zlepší až se klasické plošňáky na deskách vymění za optiku, kdo jiný než Intel na tom pracuje ;)
+1
0
-1
Je komentář přínosný?
cc dd https://diit.cz/profil/happymaster23
24. 5. 2007 - 16:35https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskusexx: To samozřejmě vím ;)
sdfads: To se jentak nezrychlí, pořád je to hodně fyzicky daleko od sebe. Možná se to zlepší až se klasické plošňáky na deskách vymění za optiku, kdo jiný než Intel na tom pracuje ;)https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335876
+
No kdyz tam uz pak nastupujou u te RAM problemy toho typu,ze ta pamet je fyzicky moc daleko od CPU a podobne - ono se zda zanedbatelne,ale precejen ten elektron musi doletet po tech spojich na zakladni desce nekolik centimetru a to nejakou dobu trva...spoje mezi sebou maji ruznou kapacitu a ovlivnuje to proste tisic a jedna ptakovina,ktera je defacto nepodstatna,ale v souctu vsech ptakovin dohromady uz z toho mame docela problem:-( To je ten samy problem,proc se CPU netaktuje na mnohem vyssi frekvenci - i kdyby to teoreticky nejaky material zvladl,mame problem se vzdalenostma a podobne a co jsem cetl,je vypocitana maximalni teoreticka frekvenze okolo 10GHz a pak uz to fyzicky neni mozne,pri soucasne architekture....
+1
0
-1
Je komentář přínosný?
lojza suchanek (neověřeno) https://diit.cz
24. 5. 2007 - 16:37https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuseNo kdyz tam uz pak nastupujou u te RAM problemy toho typu,ze ta pamet je fyzicky moc daleko od CPU a podobne - ono se zda zanedbatelne,ale precejen ten elektron musi doletet po tech spojich na zakladni desce nekolik centimetru a to nejakou dobu trva...spoje mezi sebou maji ruznou kapacitu a ovlivnuje to proste tisic a jedna ptakovina,ktera je defacto nepodstatna,ale v souctu vsech ptakovin dohromady uz z toho mame docela problem:-( To je ten samy problem,proc se CPU netaktuje na mnohem vyssi frekvenci - i kdyby to teoreticky nejaky material zvladl,mame problem se vzdalenostma a podobne a co jsem cetl,je vypocitana maximalni teoreticka frekvenze okolo 10GHz a pak uz to fyzicky neni mozne,pri soucasne architekture....https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335878
+
Když už je řeč o té L3, tak to přece měl už AMD K6-III. Tak kolem 1999.
Jenže cenový nárůst značný, výkonostní malý.
+1
0
-1
Je komentář přínosný?
fotr_ (neověřeno) https://diit.cz
24. 5. 2007 - 18:01https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuseKdyž už je řeč o té L3, tak to přece měl už AMD K6-III. Tak kolem 1999.
Jenže cenový nárůst značný, výkonostní malý.https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335897
+
vcera som cital nieco o z-ram, ktora je trocha pomalsia ako cache ale prave na tento ucel by sa hodila ako stvorena, lebo ma na 1bit velmi malu spotrebu kondenzatorov. Inac velmi by ma zaujimali rychlosti jednotlivych cache a nakolko su limitom pre procesory... dik
+1
0
-1
Je komentář přínosný?
morgun3 https://diit.cz/profil/morgun3
24. 5. 2007 - 19:49https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskusevcera som cital nieco o z-ram, ktora je trocha pomalsia ako cache ale prave na tento ucel by sa hodila ako stvorena, lebo ma na 1bit velmi malu spotrebu kondenzatorov. Inac velmi by ma zaujimali rychlosti jednotlivych cache a nakolko su limitom pre procesory... dikhttps://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335923
+
morgun3: L1 má latency kolem 3 cyklů, L2 má tak kolem 15 cyklů. Vliv je docela zásadní, protože pokud jakákoliv část procesoru čeká na data, tak musí čekat tolik cyklů, kolik je latence cache. U RAM je to ve stovkách cyklů (mám pocit, že dnes se to pohybuje okolo 200 cyklů). Z tohoto důvodu výkon procesorů stojí a padá na schopnosti predikce - jestli dokáže už předem "uhodnout" výsledek a podle toho načíst příslušná data z RAM do cache. Limitem jsou tedy zásadním, třeba takové jádro Conroe-L, což je osekané jádro Conroe a prodává se jako Celeron má pouze 512Kb cache a propad výkonu je obrovský. Logicky tedy - čím více paměti blíže procesoru tím lépe - chápu že někteří AMRdoidi tady už mají doslova "boba" z toho, co Intel dokáže s mnohem větší cache a integrovaným řadičem v procesoru vykouzlit a ještě když se přidá třeba 128Mb paměti s latencí tak 50 cyklů - au ;)
+1
0
-1
Je komentář přínosný?
cc dd https://diit.cz/profil/happymaster23
24. 5. 2007 - 20:48https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskusemorgun3: L1 má latency kolem 3 cyklů, L2 má tak kolem 15 cyklů. Vliv je docela zásadní, protože pokud jakákoliv část procesoru čeká na data, tak musí čekat tolik cyklů, kolik je latence cache. U RAM je to ve stovkách cyklů (mám pocit, že dnes se to pohybuje okolo 200 cyklů). Z tohoto důvodu výkon procesorů stojí a padá na schopnosti predikce - jestli dokáže už předem "uhodnout" výsledek a podle toho načíst příslušná data z RAM do cache. Limitem jsou tedy zásadním, třeba takové jádro Conroe-L, což je osekané jádro Conroe a prodává se jako Celeron má pouze 512Kb cache a propad výkonu je obrovský. Logicky tedy - čím více paměti blíže procesoru tím lépe - chápu že někteří AMRdoidi tady už mají doslova "boba" z toho, co Intel dokáže s mnohem větší cache a integrovaným řadičem v procesoru vykouzlit a ještě když se přidá třeba 128Mb paměti s latencí tak 50 cyklů - au ;)https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335934
+
Ono uz ako AMD tak intel su predajcovia L2 Cache a nie CPU vid obrazok single core Optreonu s 1MB L2 cache- to hnede je L2-ka. Koniec koncov je to tam naznacene http://www.amd-images.de/PICS/nov20th/prew4.html
+1
0
-1
Je komentář přínosný?
Peter Fodreknickfotob https://diit.cz/profil/fotoba
24. 5. 2007 - 20:53https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuseOno uz ako AMD tak intel su predajcovia L2 Cache a nie CPU vid obrazok single core Optreonu s 1MB L2 cache- to hnede je L2-ka. Koniec koncov je to tam naznacene
http://www.amd-images.de/PICS/nov20th/prew4.htmlhttps://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335935
+
lojza suchanek: ver mi, ze ten elektron neleti celou cestu z pameti az do CPU, takhle to nefunguje. Rychlost elektronu v kovu je hooodne mala, nekde jsem slysel, ze v radu cm/s (ano centimetry za s). To, co se siri tak moc rychle je vzruch. Ten impuls.
Druhak mam pocit, ze u nynejsich ramek neni ani tak problem s tim, ze jsou daleko, jako s tim, ze ty frekvence jsou tak vysoky, ze dela problemy _ruzna_ delka jednotlivych paralelnich datovych vodicu. Potom totiz muze dojit k tomu, ze ty vzruchy ze stejneho datoveho slova dorazi na jednotlivych bitech(a ze jich je) v ruzny okamzik, coz dela problemy. Proto taky vznikly FB-DIMMy ci co. Proste seriove rozhrani pro komunikaci. Tam muzes jit do vysokych frekvenci a mas problemy "jen" se stinenim a ne s ruznou delkou dratu.
+1
0
-1
Je komentář přínosný?
kaapo (neověřeno) https://diit.cz
24. 5. 2007 - 23:19https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuselojza suchanek: ver mi, ze ten elektron neleti celou cestu z pameti az do CPU, takhle to nefunguje. Rychlost elektronu v kovu je hooodne mala, nekde jsem slysel, ze v radu cm/s (ano centimetry za s). To, co se siri tak moc rychle je vzruch. Ten impuls.
Druhak mam pocit, ze u nynejsich ramek neni ani tak problem s tim, ze jsou daleko, jako s tim, ze ty frekvence jsou tak vysoky, ze dela problemy _ruzna_ delka jednotlivych paralelnich datovych vodicu. Potom totiz muze dojit k tomu, ze ty vzruchy ze stejneho datoveho slova dorazi na jednotlivych bitech(a ze jich je) v ruzny okamzik, coz dela problemy. Proto taky vznikly FB-DIMMy ci co. Proste seriove rozhrani pro komunikaci. Tam muzes jit do vysokych frekvenci a mas problemy "jen" se stinenim a ne s ruznou delkou dratu.https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-335972
+
ze maji Intelacke CPU problem s FSB i u sestav s FB-DIMMy pravdepodobne Intel take vi a na tento strop museli narazit. takze neni divu ze FSB v nejblizsi dobe pohrbi a hleda cesticku jak z toho ven.
ze neco neni v poradku s FSB si muze kazdy jednoduse zjistit napr. z verejne dostupnych vysledku benchmarku Cinebech (jeden z mnoha aplikacnich benchu, ktery je sympaticky realnou vypovidaci hodnotu o vykonu sestavy v 3D renderovani a tomto typu uloh zavislych na "hrube sile"). zatim co vysledky jednoho a dvou dvoujadernych CPU (Xeony Dempsey, Core2, Core2Duo, Xeony Woodcrest) ukazuji nasobny narust vykonosti pri vyuziti jednoho a ctyr jader v sestave. realny vykon Xeonu 5160 dosahuje 76% ctyrnasobku jednoho jadra a ma temer linearni zavislost na rychlosti CPU, tak u vysledku dvou ctyrjader Xeonu Clovertown E5355@2.66HGz to tak bohuzel neplati a celkovy vykon dosahuje jen 56% (!!!) osminasobku vykonu jednoho jadra. Vysvetleni, ktere se nabizi je, ze FSB uz opravdu nestiha osm jader CPU plynule zasobovat daty a tudy cesta pro vypocty v plovouci desetinne carce dale nevede. xeony 5160 -> E5355 pouze 35% narust vykonu, no nekupte to ;) . (ale mozna si najdou uplatneni v jinych zde nezminovanych ulohach)
+1
0
-1
Je komentář přínosný?
petr ib https://diit.cz/profil/petrib
25. 5. 2007 - 09:13https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuseze maji Intelacke CPU problem s FSB i u sestav s FB-DIMMy pravdepodobne Intel take vi a na tento strop museli narazit. takze neni divu ze FSB v nejblizsi dobe pohrbi a hleda cesticku jak z toho ven.
ze neco neni v poradku s FSB si muze kazdy jednoduse zjistit napr. z verejne dostupnych vysledku benchmarku Cinebech (jeden z mnoha aplikacnich benchu, ktery je sympaticky realnou vypovidaci hodnotu o vykonu sestavy v 3D renderovani a tomto typu uloh zavislych na "hrube sile"). zatim co vysledky jednoho a dvou dvoujadernych CPU (Xeony Dempsey, Core2, Core2Duo, Xeony Woodcrest) ukazuji nasobny narust vykonosti pri vyuziti jednoho a ctyr jader v sestave. realny vykon Xeonu 5160 dosahuje 76% ctyrnasobku jednoho jadra a ma temer linearni zavislost na rychlosti CPU, tak u vysledku dvou ctyrjader Xeonu Clovertown E5355@2.66HGz to tak bohuzel neplati a celkovy vykon dosahuje jen 56% (!!!) osminasobku vykonu jednoho jadra. Vysvetleni, ktere se nabizi je, ze FSB uz opravdu nestiha osm jader CPU plynule zasobovat daty a tudy cesta pro vypocty v plovouci desetinne carce dale nevede. xeony 5160 -> E5355 pouze 35% narust vykonu, no nekupte to ;) . (ale mozna si najdou uplatneni v jinych zde nezminovanych ulohach)https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-336019
+
Kaapo-> cece a kde jsi na takove veci prisel?Ja jsem docela studovany ve slaboproude elektronice,a o tom co pises slysim poprve v zivote:-)) jake vzruchy proboha?:-))) Nepletes si to s necim malicko jinym?:-) Kdyby to bylo tak jednoduche jak pises,nebyly by prece ruzne materialy s ruznou vodivosti a podobne.Vsichni vedi,ze med ma vetsi vodivost nez zelezo,napriklad...Jeste vetsi ma zlato,ale delejte zakladni desky se zlatejma spojema:-))))) Jinak to co jsi rikal o ruznych delkach spoju je pravda urcite,a jelikoz se jedna o vysokofrekvencni zarizeni,jsou tu i problemy s utlumem i na takhle kratke vzdalenosti,s kapacitama mezi tema spojema,obecne s ovlivnovanim okolim.Ono se to muze zdat nepodstatne,ale ty frekvence pujdou nahoru a zacne to byt cim dal tim vetsi problem a vubec bych se nedivil tomu,kdyby se jednou CPU a RAM integrovalo do jedne "kostky" Ostatne do budoucna asi jinudy cesta nevede,nez to zacit stavet 3D....
+1
0
-1
Je komentář přínosný?
lojza suchanek (neověřeno) https://diit.cz
25. 5. 2007 - 11:02https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuseKaapo-> cece a kde jsi na takove veci prisel?Ja jsem docela studovany ve slaboproude elektronice,a o tom co pises slysim poprve v zivote:-)) jake vzruchy proboha?:-))) Nepletes si to s necim malicko jinym?:-) Kdyby to bylo tak jednoduche jak pises,nebyly by prece ruzne materialy s ruznou vodivosti a podobne.Vsichni vedi,ze med ma vetsi vodivost nez zelezo,napriklad...Jeste vetsi ma zlato,ale delejte zakladni desky se zlatejma spojema:-))))) Jinak to co jsi rikal o ruznych delkach spoju je pravda urcite,a jelikoz se jedna o vysokofrekvencni zarizeni,jsou tu i problemy s utlumem i na takhle kratke vzdalenosti,s kapacitama mezi tema spojema,obecne s ovlivnovanim okolim.Ono se to muze zdat nepodstatne,ale ty frekvence pujdou nahoru a zacne to byt cim dal tim vetsi problem a vubec bych se nedivil tomu,kdyby se jednou CPU a RAM integrovalo do jedne "kostky" Ostatne do budoucna asi jinudy cesta nevede,nez to zacit stavet 3D....https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-336060
+
Vratit diplom lebo bohuzial kaapo ma pravdu.Rychlost sirenia elektronu vo vodici je naozaj nizka. To co tvori prud je akysi vlacik elektronov kde posledny vozen tlaci tie pred nim (velmi obrazne povedane). Pripadne este vhodnejsi priklad je tak plny autobus ze ty nastupis do prednych dveri a zo zadnych niekto vypadne kvoli tomu :).
No s tou rychlostou je to tak ze cim pomalsie prelieta ten elektron tym materialom tym pomalsie sa na druhom konci tie elektrony objavuju. Takze to je aj logicke vysvetlenie pre rozny odpor materialov.
+1
0
-1
Je komentář přínosný?
Max__ (neověřeno) https://diit.cz
25. 5. 2007 - 11:55https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuselojza>
Vratit diplom lebo bohuzial kaapo ma pravdu.Rychlost sirenia elektronu vo vodici je naozaj nizka. To co tvori prud je akysi vlacik elektronov kde posledny vozen tlaci tie pred nim (velmi obrazne povedane). Pripadne este vhodnejsi priklad je tak plny autobus ze ty nastupis do prednych dveri a zo zadnych niekto vypadne kvoli tomu :).
No s tou rychlostou je to tak ze cim pomalsie prelieta ten elektron tym materialom tym pomalsie sa na druhom konci tie elektrony objavuju. Takze to je aj logicke vysvetlenie pre rozny odpor materialov.https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-336081
+
Zlato ma horsiu vodivost ako med!! Najlepsie je striebro, druha je med... zlato je niekde dalej vzadu. Doporucujem overit! Na kontakty sa zlato pouziva iba preto, ze odolava oxidacii, a teda casom sa prechodovy odpor nezhorsuje ako pri striebre a medi. Zlato sa teda pouziva nie preto ze by malo najlepsiu vodivost.. zdaleka nema! Medeny vodic je lepsi, zlate droty by boli nanic. :)
+1
0
-1
Je komentář přínosný?
Alex7 (neověřeno) https://diit.cz
31. 5. 2007 - 01:50https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuseZlato ma horsiu vodivost ako med!! Najlepsie je striebro, druha je med... zlato je niekde dalej vzadu. Doporucujem overit! Na kontakty sa zlato pouziva iba preto, ze odolava oxidacii, a teda casom sa prechodovy odpor nezhorsuje ako pri striebre a medi. Zlato sa teda pouziva nie preto ze by malo najlepsiu vodivost.. zdaleka nema! Medeny vodic je lepsi, zlate droty by boli nanic. :)https://diit.cz/clanek/intel-zvazuje-vyuziti-l4-cache/diskuse#comment-337079
+
Myslím že minimálně z marketingových důvodů bych ji zaved. stále bude dost andšenců co ji budou chtít mít v počítači :o( (opět mě napadá jeden nejmenovaný český expert)
Pokial by bola velka povedzme 128MB a rychla ako priemer cache+ram, tak by zmysel mala, nie?
Intel to plánuje jako zvlášť čip přilepit pod procesor - nejspíš pod procesorovou destičku a nebo by to mohlo být rovnou na desce hned pod paticí. Vzhledem k tomu, že by to byl velký čip, tak by velikost 128MB mohla být klidně...
Myslí tady někdo Hulanovce? :-)
Spíš než zkoumat CHACE by měl Intel vyměnit už tu hroznou FSB...
Zrejme uz u Intelu zjistili, ze komunikace jader pres FSB neni idealni a ze radic pameti v CPU ma taky neco do sebe .... pak kdo od koho opisuje :-D
tak RAM je proti cache "relativne" nebo "neskutecne" pomala? nejak nechapu to slovni spojeni...
Prý už příští rok, pokud něco nezapracuje, a pokud se nemýlím, tak by se to mělo jmenovat CSI
Technicky jde samozrejme o ptakovinu a cosi ve stylu "hrnecek s uchem dovnitr", ale urcite to bude mit uspech. Kazdopadne vliv na vykon bude naprosto zanedbatelny.
Myslim, ze by casem mohl vzniknout zavod vyrobcu, ktery z nich bude mit co nejvice nesmyslnych urovni cache. A pubertaci se budou trumfovat, kolik ze L cache doma maji..."Ja mam L15 cache", "...ale my mame L17, hec...". A kola nesmyslnych prodeju a upgradu se budou tocit dal a hlupaci budou platit :-))
Paja: Jádra komunikují přes L2, nikoli přes FSB. Nová sběrnice by tu měla být za rok v mikroarchitektuře Nehalem...
Co se týče opisování, tak kdyby Intel na nátlak IBM neuvolnil nějaké patenty na výrobu procesorů, tak tu AMD možná ani není...
happymaster23: komunkuji pres L2 , ale jen v pripade dvoujadrovych procesoru, u ctyrjadrovych komunikuji vzdy dve a dve jadra mezi sebou pres FSB
xx: komunikují přes FBS vždy jdyž to není nativní Xjádro ..
Osobně bych raději uvítal pokrok ve zrychlení RAM, než další cache ... ale asito jinak nejde. Odbozníci jsou oni, ne já ....
xx: To samozřejmě vím ;)
sdfads: To se jentak nezrychlí, pořád je to hodně fyzicky daleko od sebe. Možná se to zlepší až se klasické plošňáky na deskách vymění za optiku, kdo jiný než Intel na tom pracuje ;)
No kdyz tam uz pak nastupujou u te RAM problemy toho typu,ze ta pamet je fyzicky moc daleko od CPU a podobne - ono se zda zanedbatelne,ale precejen ten elektron musi doletet po tech spojich na zakladni desce nekolik centimetru a to nejakou dobu trva...spoje mezi sebou maji ruznou kapacitu a ovlivnuje to proste tisic a jedna ptakovina,ktera je defacto nepodstatna,ale v souctu vsech ptakovin dohromady uz z toho mame docela problem:-( To je ten samy problem,proc se CPU netaktuje na mnohem vyssi frekvenci - i kdyby to teoreticky nejaky material zvladl,mame problem se vzdalenostma a podobne a co jsem cetl,je vypocitana maximalni teoreticka frekvenze okolo 10GHz a pak uz to fyzicky neni mozne,pri soucasne architekture....
Když už je řeč o té L3, tak to přece měl už AMD K6-III. Tak kolem 1999.
Jenže cenový nárůst značný, výkonostní malý.
vcera som cital nieco o z-ram, ktora je trocha pomalsia ako cache ale prave na tento ucel by sa hodila ako stvorena, lebo ma na 1bit velmi malu spotrebu kondenzatorov. Inac velmi by ma zaujimali rychlosti jednotlivych cache a nakolko su limitom pre procesory... dik
morgun3: L1 má latency kolem 3 cyklů, L2 má tak kolem 15 cyklů. Vliv je docela zásadní, protože pokud jakákoliv část procesoru čeká na data, tak musí čekat tolik cyklů, kolik je latence cache. U RAM je to ve stovkách cyklů (mám pocit, že dnes se to pohybuje okolo 200 cyklů). Z tohoto důvodu výkon procesorů stojí a padá na schopnosti predikce - jestli dokáže už předem "uhodnout" výsledek a podle toho načíst příslušná data z RAM do cache. Limitem jsou tedy zásadním, třeba takové jádro Conroe-L, což je osekané jádro Conroe a prodává se jako Celeron má pouze 512Kb cache a propad výkonu je obrovský. Logicky tedy - čím více paměti blíže procesoru tím lépe - chápu že někteří AMRdoidi tady už mají doslova "boba" z toho, co Intel dokáže s mnohem větší cache a integrovaným řadičem v procesoru vykouzlit a ještě když se přidá třeba 128Mb paměti s latencí tak 50 cyklů - au ;)
Ono uz ako AMD tak intel su predajcovia L2 Cache a nie CPU vid obrazok single core Optreonu s 1MB L2 cache- to hnede je L2-ka. Koniec koncov je to tam naznacene
http://www.amd-images.de/PICS/nov20th/prew4.html
lojza suchanek: ver mi, ze ten elektron neleti celou cestu z pameti az do CPU, takhle to nefunguje. Rychlost elektronu v kovu je hooodne mala, nekde jsem slysel, ze v radu cm/s (ano centimetry za s). To, co se siri tak moc rychle je vzruch. Ten impuls.
Druhak mam pocit, ze u nynejsich ramek neni ani tak problem s tim, ze jsou daleko, jako s tim, ze ty frekvence jsou tak vysoky, ze dela problemy _ruzna_ delka jednotlivych paralelnich datovych vodicu. Potom totiz muze dojit k tomu, ze ty vzruchy ze stejneho datoveho slova dorazi na jednotlivych bitech(a ze jich je) v ruzny okamzik, coz dela problemy. Proto taky vznikly FB-DIMMy ci co. Proste seriove rozhrani pro komunikaci. Tam muzes jit do vysokych frekvenci a mas problemy "jen" se stinenim a ne s ruznou delkou dratu.
ze maji Intelacke CPU problem s FSB i u sestav s FB-DIMMy pravdepodobne Intel take vi a na tento strop museli narazit. takze neni divu ze FSB v nejblizsi dobe pohrbi a hleda cesticku jak z toho ven.
ze neco neni v poradku s FSB si muze kazdy jednoduse zjistit napr. z verejne dostupnych vysledku benchmarku Cinebech (jeden z mnoha aplikacnich benchu, ktery je sympaticky realnou vypovidaci hodnotu o vykonu sestavy v 3D renderovani a tomto typu uloh zavislych na "hrube sile"). zatim co vysledky jednoho a dvou dvoujadernych CPU (Xeony Dempsey, Core2, Core2Duo, Xeony Woodcrest) ukazuji nasobny narust vykonosti pri vyuziti jednoho a ctyr jader v sestave. realny vykon Xeonu 5160 dosahuje 76% ctyrnasobku jednoho jadra a ma temer linearni zavislost na rychlosti CPU, tak u vysledku dvou ctyrjader Xeonu Clovertown E5355@2.66HGz to tak bohuzel neplati a celkovy vykon dosahuje jen 56% (!!!) osminasobku vykonu jednoho jadra. Vysvetleni, ktere se nabizi je, ze FSB uz opravdu nestiha osm jader CPU plynule zasobovat daty a tudy cesta pro vypocty v plovouci desetinne carce dale nevede. xeony 5160 -> E5355 pouze 35% narust vykonu, no nekupte to ;) . (ale mozna si najdou uplatneni v jinych zde nezminovanych ulohach)
Kaapo-> cece a kde jsi na takove veci prisel?Ja jsem docela studovany ve slaboproude elektronice,a o tom co pises slysim poprve v zivote:-)) jake vzruchy proboha?:-))) Nepletes si to s necim malicko jinym?:-) Kdyby to bylo tak jednoduche jak pises,nebyly by prece ruzne materialy s ruznou vodivosti a podobne.Vsichni vedi,ze med ma vetsi vodivost nez zelezo,napriklad...Jeste vetsi ma zlato,ale delejte zakladni desky se zlatejma spojema:-))))) Jinak to co jsi rikal o ruznych delkach spoju je pravda urcite,a jelikoz se jedna o vysokofrekvencni zarizeni,jsou tu i problemy s utlumem i na takhle kratke vzdalenosti,s kapacitama mezi tema spojema,obecne s ovlivnovanim okolim.Ono se to muze zdat nepodstatne,ale ty frekvence pujdou nahoru a zacne to byt cim dal tim vetsi problem a vubec bych se nedivil tomu,kdyby se jednou CPU a RAM integrovalo do jedne "kostky" Ostatne do budoucna asi jinudy cesta nevede,nez to zacit stavet 3D....
lojza>
Vratit diplom lebo bohuzial kaapo ma pravdu.Rychlost sirenia elektronu vo vodici je naozaj nizka. To co tvori prud je akysi vlacik elektronov kde posledny vozen tlaci tie pred nim (velmi obrazne povedane). Pripadne este vhodnejsi priklad je tak plny autobus ze ty nastupis do prednych dveri a zo zadnych niekto vypadne kvoli tomu :).
No s tou rychlostou je to tak ze cim pomalsie prelieta ten elektron tym materialom tym pomalsie sa na druhom konci tie elektrony objavuju. Takze to je aj logicke vysvetlenie pre rozny odpor materialov.
Zlato ma horsiu vodivost ako med!! Najlepsie je striebro, druha je med... zlato je niekde dalej vzadu. Doporucujem overit! Na kontakty sa zlato pouziva iba preto, ze odolava oxidacii, a teda casom sa prechodovy odpor nezhorsuje ako pri striebre a medi. Zlato sa teda pouziva nie preto ze by malo najlepsiu vodivost.. zdaleka nema! Medeny vodic je lepsi, zlate droty by boli nanic. :)
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.