Diit.cz - Novinky a informace o hardware, software a internetu

Diskuse k PCI Express 6.0 se dostává do verze 0.3

Pokud budou vyrobci jako uz mnohokrat predtim potrebovat znekompatibilnet vsechno co maji uzivatele doma, aby prodali novy hardware, tak mohou opakovat co uz tu nekolikrat bylo. Proste nahodi PCIe6 vsude kde to pujde i do domacich sestav co nejdrive a nezajisti zpetnou kompatibilitu, coz je vzhledem ke zmenam mozne.

+1
-10
-1
Je komentář přínosný?

Jasně a žádného výrobce nenapadne to udělat zpětně kompatibilní. Stačí, aby jeden výrobce to udělal kompatibilní a všichni ostatní se půjdou klouzat, což je docela risk, ne?
Navíc, pokud jsem to pochopil, tak ta verze 6 je zpětně kompatibilní.

+1
+8
-1
Je komentář přínosný?

Asi tak jako od vydání USB-C všichni výrobci osazují počítače výhradně USB-C konektory? :-)
(Perlička: Od vydání USB-C uplyne 6 let a pořád má většina nových počítačů maximálně jeden. U notebooků na nabíječku, u desktopů nejspíš aby mohlo v prospektu být napsané, že tam je.)

Vzhledem k tomu, že vydat desku nekompatibilní s drtivou většinou rozšiřujících karet je poukázka na to, že jim zůstane ležet ve skladu, to asi nikdo dělat nebude.

+1
+1
-1
Je komentář přínosný?

Jaký přínos má USB-C u počítače? Za těch 6 let jsem nějak neměl tu potřebu ho u počítače mít.

+1
0
-1
Je komentář přínosný?

jsem zvedav, jak dlouho to jeste pujde takto po medi. Zatim to zda se funguje

+1
0
-1
Je komentář přínosný?

Jak už někdo správně psal v předchozí diskusi, nemáme na tyto rychlosti paměti. Tam je potřeba namířit úsilí. Je sice pěkné že budeme umět 128 GB/s na 16 linek PCIe ale když paměť vyheká sotva 2/3 je to k ničemu.

+1
+3
-1
Je komentář přínosný?

Nemusi to jit vzdy do pameti, viz nedavny bug v Xeonech, kdy PCIe prochazi skrze L2 cache - takze to usetri jak latence, tak na spotrebe.

Dokazu si predstavit ze novsi generace nebudou tohle delat auto-transparentne, ale konecne se vyhradi cast L2/L3 cache jako "scratchpad", prave pro DMA. Ted uz vam je asi jasne, proc je v novych EPYC cpu ten chiplet se stovkou MB pameti uprostred :-)

+1
+2
-1
Je komentář přínosný?

Nevim o jaky Xeon bug se jedna, ale kdyz mas zbernici se 128GB/s, nekde se ty gigabajty ukladat musi. "Scratchpad" s par 100MB kterej popisujes nemuze byt cil, maximalne prestupna stanice; jinak receno dalsi cache.

Realne jsou pro PCIe prenosy mozne dva cile: DDRx (pokud ty data potrebujes prezvykat s CPU), a nebo jine PCIe zarizeni, k cemuz ale zadny stoMB scratchpad nepotrebujes. PCIe umi primou komunikaci mezi zarizenimi uz ted (v kteremzto pripade data logicky nejdou do DDR). V "consumer" segmentu to ale v 99% pripadech budou PCIe - DDR prenosy, at uz z/do GPU nebo z/do SSD.

> proc je v novych EPYC cpu ten chiplet se stovkou MB pameti uprostred

Za prvni, ty stovky MB jsou nepotvrzena septanda. IMO kdyby ji tam meli, uz by se ji pochlubili. Za druhe i kdyby tam byla ta pamet, existuje milionkrat smysluplnejsi vyuziti nez cache pro PCIe transakce. Nejake buffery na PCIe prenosy tam zcela urcite budou, ale k tomu nepotrebujes stovky MB.

+1
0
-1
Je komentář přínosný?

Ak budú DDR5 na 1,5 GHz, ale efektívna fr. bude 6 GHz, prenosová rýchlosť by mala byť okolo 48 GB/s na modul. Pri quadchannel by to malo byť 192 GB/s. Pri dual channelu 96 GB/s by nestačilo? DDR5 na 2 GHz (8 GHz) a DC by šlo o 128 GB/s.

+1
0
-1
Je komentář přínosný?

EPYC ROME ma pametovou propustnost az 200GBps, v cem je problem?

+1
0
-1
Je komentář přínosný?

„když paměť vyheká sotva 2/3 je to k ničemu.“

To není tak úplně pravda; Pokud starší verze má 64 GB/s a nová 128 GB/s, teoreticky může ta nová být přínosem pro všechno, co dá víc než 64 GB/s.

Samozřejmě druhá věc je, že v současné době běžné paměti nedají ani těch 64 GB/s.

+1
0
-1
Je komentář přínosný?

EPYC ROME ma pametovou propustnost az 200GBps na socket, v cem je problem?

+1
0
-1
Je komentář přínosný?

Ono se to nezrychluje kvůli 16x přenosům, ale kvůli přenosům na méně linkách. Aby k připojení různých čipů nebo karet stačilo linek méně (úspora křemíku), aby vybylo víc linek na další zařízení.

+1
0
-1
Je komentář přínosný?

Čím chtějí delat plošné spoje? Zlatem? Grafem? Stanem?

+1
-4
-1
Je komentář přínosný?

Problem vysokych frekvenci neni ve vodivosti vodice, ale v neizolaci nevodice :) Chce to jiny substrat nez "FR4".

+1
0
-1
Je komentář přínosný?

Alebo zmenit medium na svetlo :) mokry spagat/holuba. Davnejsie som uvazoval a stacilo by tie zily na plosaku odtienit . Trebars spravit mikro gap tienenie od vodica v troch vrstvach a cez viak ich spojit. Kazdopadne mne by sa s tym srat nechcelo.

+1
+1
-1
Je komentář přínosný?

Pro psaní komentářů se, prosím, přihlaste nebo registrujte.