Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Rychly beh standardu za sebou, kdy jeden standard strida druhy standard neni standard ale zkurvenina!
Nedivim se AMD, ze zvazovala, jestli vubec PCIe5 nepreskocit u consumer produktu.
Tak on ten rozdíl mezi PCIe 5.0 a 6.0 není až tak velký, rozhodně ne z hlediska návrhu PCB, protože se jenom mění kódování, což nemá až takový vliv na frekvenční charakteristiku jako zdvojnásobení frekvence.
Takže bych se nedivil, kdyby AMD skutečně PCIe 5.0 přeskočilo a přišlo rovnou s PCIe 6.0. Jak se to jeví, budou desky připravené na PCIe 5.0 pravděpodobně zvládat PCIe 6.0 také. Problém je spíš v křemíku...
Tak bude proste draha elektricky pripravena na PCIe5 aj 6. Linky, ktore vychadzaju z procesora budu bud 5, alebo 6 podla toho, aky procesor sa dnu strci. Ostatne budu 4/5/6 podla toho, co za chipset tam bude. Tak nejako to fungovalo aj s AM4, nie?
njn, mas pravdu, ale myslim, ze RedMaX narazal na to, ze tu bude vela standardov naraz, teda budu zit bok po boku nejaky cas. Bude to trosku chaos, ze ktora verzia je na doske, a ktora na karte (zariadeni), atd. Jednoducho, aj ked v teorii bude kompatibilne vsetko vo vsetkym, v praxi vieme, ze to tak nebude. A cim viac "standardov" bude aktualnych, tym viac problemov s kompatibilitou. Nie vsetci vyrobci zariadeni (kariet) budu stihat riesit/testovat vsetky verzie, takze to odflaknu.
Ne ne, v AMD nejsou žádní blbci, najedou zrovna na PCIe 10.1, 5 až 9 nic neřeší.
PCIe 5.0 nezvyšuje nároky na křemík (je nativně zpětně kompatibilní). PCIe 6.0 potřebuje pro zpětnou kompatibilitu křemík navíc, takže bude v nákladech dražší.
AMD už potvrdila, že socket AM5 PCIe 5.0 podporuje, takže se přeskakovat nebude (nicméně podpora na straně socketu nemusí nutně znamenat podporu na straně první generace CPU pro tento socket určené).
Kazda generace zvysuje naroky na kremik - at uz z pohledu jemnejsi litografie, nebo proste sirky vystupni zbernice. Z 32bit/takt se to posouva do oblasti 128 az 256 bit na takt. To je kremik navic!
noch ein mal: pcie3, 4 a 5 zvysuju priepustnost len zvysenim rychlosti signalizacie
pcie6 je v tomto ohlade iny koncept a vlastne by s pcie3, 4 a 5 spatne kompatibilny vobec nebol, keby v technologii pcie6 nepridali aj technologiu ktoru pouzivaju pcie3, 4 a 5
Rychlost interni strany kremiku neroste patricne exponencialne. Stejne jako u DRAM, ktere bezi interne na nizsi frekvenci, tak i PCIe data tecou po vice a vice sirsi zbernici, na fixni frekvenci.
Samotné rozhraní má nároky na křemík konstantní. Nároky na řadič co do počtu tranzistorů mírně rostou, ale s ohledem na postupné přechody na nové procesy to nemá podstatný vliv na plochu křemíku. S PCIe 6.0 má ale dojít k mnohem výraznějšímu nárůstu nároků, takže se podle předběžných informací zatím vůbec nepočítá s nasazením v desktopu, ale jen v serverech.
only update iod ... --> "zen4+"
https://ww1.microchip.com/downloads/en/DeviceDoc/PCIE%20Express.pdf
0,7v "1" 0v "0"
no a teraz 00 01 10 11 to su 4 levely, cize rozsekat 0.7...0.0v na 4 casti a zaroven byt schopny penasat data bez chyby.
no to neni az taka sranda.
v podstate podobny problem ako mlc flash https://venturebeat.com/wp-content/uploads/2019/12/nand-flash-tech.jpg?r...
jakych 0.7 V? :)
U PCIe to mate slozitejsi - typicky vysilac ma 350mV jen pri druhem bitu bez zmeny, a na prijimaci strane staci 100mV vyska oka.
V zavisloti od nastaveni vystupni amplitudy (kdyz vite ze nasleduje dlouhy drat) tam ale lze tlacit namisto 350mV i 500 az 700mV v klidovem stavu. Tohle plati pro druhy stejny bit. Prvni bit pri zmene hodnoty vykazuje vyssi rozkmit - typicky 900 - 1000 - 1100 mV. Coz je ta "standardni" hodnota, ta druha zmensena je pak po aplikaci deemfaze (jejiz mira je taky standardem urcena).
U vyssich generaci PCIe jsou tam vice nez 2 taktove filtry.
Pro laiky - emfaze/deemfaze pak pripomina LCD OVERDRIVE techiku.
Tak v IT všechno obecně zrychluje. Nicméně je úplně normální, že když se jedna verze připravuje do výroby, tak se finalizuje specifikace verze následující. Adopce standardu pro konkrétní výrobek není úplně hned.
edited: kurnik, to patřilo pod Červenáčka :-)
Presne tak. A navic PCI-SIG je spolecenstvi, ktere neni zbytecne brzdeno marketingovym a obchodnim oddelenim, jak je to u komercnich firem bezne - aby se inovace davkovali s ohledem na co nejvyssi vyvar ze zakazniku.
Podobne to je u sitariny, 400G je bezne k mani, 800G se pripravuje/testuje. Adopce mezi beznymi smrtelniky stejne konci na 1G s vyjimecnym vyskytem 2.5G
Nejen výrobci nás přesvědčovali že PCIe 3 postačí. :-) Tvrdil to i Diit : "PCIe 4.0 tak osloví spíše úzce specializované profesionály", (PCIe 5) "Tato přenosová rychlost už je zcela mimo využitelné možnosti běžného uživatele". V článku https://diit.cz/clanek/pcie-40-letos-pcie-50-za-dva-roky. Kde jsem v diskuzi reagoval, že vyšší rychlost PCIe bude nejen využitelná ale i potřebná.
Když už citace, tak prosím citovat celý relevantní text a nevytrhávat z kontextu. Tedy:
„HBCC je implicitně vypnuté a Vega osazena 8 GB paměti, což je více než dostačující objem, při kterém žádných velkých přesunů po sběrnici není třeba. PCIe 4.0 tak osloví spíše úzce specializované profesionály.“
Jenže z toho by bylo zřejmé, že jde o hodnocení PCIe 4.0 ve vztahu ke GPU Vega v roce 2017 a nikoli „přesvědčování, že PCIe 3.0 postačí“. A to už by se nedalo použít jako záminka k rýpání, což? ;-)
Stejně tak u citace k PCIe 5.0 chybí kontext:
„I s ohledem na to se jeví jako zjevení příslib standardu PCIe 5.0 na rok 2019. Opět máme čekat zdvojnásobení přenosové rychlosti, tzn. 128 GB/s pro PCIe ×16. Tato přenosová rychlost už je zcela mimo využitelné možnosti běžného uživatele, protože 2,5× přesahuje datovou propustnost systémových pamětí ve dvoukanálovém osazení DDR4-3200 (51,2 GB/s).“
Takže se ptám - k čemu by desktopové grafice v roce 2019 bylo PCIe 5.0, když by mu nestačily tehdejší systémové paměti a z toho důvodu by nejelo ani na půl své přenosové rychlosti?
Ano máte pravdu, že to nebyl kompletní citát a nechtěl jsem tu kopírovat půl článku. Nicméně citát to byl přesný a dá se dohledat kompletní znění v článku. Nicméně z celého článku je zřejmé, že argumentujete nepotřebností nových standardů.
Už tehdy bylo zřejmé, že PCIe 5.0 tady nebude fyzicky v roce 2019 a že je to standard pro budoucnost. Argumentovat tím, že PCIe 4.0 nevyužije soudobá Vega, nebo že DRAM je pomalejší než PCIe link je trochu zcestné. Určitě mi dáte zapravdu, že kvůli současným grafickým kartám se budoucí standardy nevydávají. Navíc zdaleka ne všechny PCIe transfery pocházejí z DRAM jak argumentujete. Velmi často jde o přenosy mezivýsledků z cache.
Pokud má čipset 24 linků a 16 z nich je použito pro grafickou kartu, a dejme tomu 4 linky pro SSD M.2, pak zbydou jen 4 linky na vše ostatní. Pak vyšší rychlost linku např. pro rychlé USB nebo ethernet lze jen uvítat. Vystačí si pak s menším počtem linků.
Dá se předpokládat i to, že vývoj neustrne a co je dostatečně rychlé dnes, zcela určitě nebude stačit zítra. A proto je fajn, že tady standardy, které to umožňují už jsou.
Standardy nejsou "zkurvenina" jak tady bylo řečeno, ale jsou naprosto v pořádku. :-) Přicházejí sice nezvykle brzy za sebou, ale pořád jde o standardy zpětně kompatibilní, což umožňuje jak výrobcům základních desek tak i výrobcům interfejsových obvodů se připravit na budoucí vývoj. Vyrobit desky které budou podporovat novější rozhraní aniž by muselo být ihned implementováno.
Nebál bych se ani potíží s dostatečným testováním. Pokud bude vyhovovat deska vyššímu standardu, tak téměř jistě bude vyhovovat i standardu nižšímu. Jelikož zajistit čistotu signálu (data eye) pro takto vysoký kmitočet je mnohem náročnější než u kmitočtu polovičního.
Opačnou kompatibilitou už bych si tak jistý nebyl i když určitá šance tady existuje, pokud budou desky od začátku takto navrženy. A díky tomu, že standart PCIe 6 už tady je, je to v zásadě možné. Tím reaguji na příspěvky, které říkají, že desky PCIe 5 budou automaticky vyhovovat PCIe 6. I když přenosová frekvence zůstává stejná, pak sám fakt, že se musí dekódovat 4 stavy, znamená potřebu kvalitnějšího signálu.
Samotná implementace, zřejmě nebude stát tolik křemíku, a odehraje se na fyzické a linkové vrstvě, jelikož jde v podstatě o 2 komparátory a 2 kodéry signálu na link navíc. Daleko více křemíku spotřebuje určitě potřeba dostatečného průtoku dat v podobě dvojnásobně širší vnitřní datové sběrnici.
Díky separaci CPU(RAM) a GPU(VRAM) ve světě výkonných PC/NTB je u datasetově náročných CPU+GPGPU úloh vysoký IO bandwidth výhodou/nutností. Apple M1 přes realtivně malý výkon GPU(~2,7TFLOPS) dnes těží z sdílené paměti pro CPU jádra a GPU jádra, při střídavých CPU+GPU operacích si data patrně "vyměňuje" pouze poskytnutím reference (nic se nemusí přenášet). V PC to samé musí jít hrubou IO silou. Čím bude rychlejší rozhraní PCIe, tím více času zůstane CPU i GPU na vlastní zpracování dat.
Tak ono je podpora a "podpora". Hodně, i dražších, základních desek má 2x16 linek PCI4.0 udělané jako třeba jen 8 linek celkově zapojených přes switch. A hlavně to nikde neuvádí, tváří se že je tam jako 2x16. Ostuda.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.